本发明专利技术提供一种与由依赖于电源电压的电压生成基准电压的情况相比较，输出电压能够不依赖于电源电压的恒压装置。恒压装置(1)具备：二极管(D1)；开关(SW1)，其一方的端子与接地电位连接，另一方的端子与二极管(D1)的阳极端子连接的；BGR电路(U2)，生成VBGR电压；以及差动放大器(AMP)，二极管(D1)的阴极端子以及BGR电路(U2)的输出端子与差动放大器(AMP)的非反相输入端子连接，向非反相输入端子施加的基准电压的供给路径根据开关(SW1)的状态而变化，BGR电路(U2)基于基准电压而使用由差动放大器(AMP)放大的输出电压来生成VBGR电压。(AMP)放大的输出电压来生成VBGR电压。(AMP)放大的输出电压来生成VBGR电压。
【技术实现步骤摘要】
恒压装置
[0001]本专利技术涉及恒压装置，特别是涉及被应用于线性方式的恒压装置的有效技术。
技术介绍
[0002]如专利文献1所示，以往提出了一种线性方式的恒压装置。
[0003]图4是表示采用了这种以往的线性方式的恒压装置所使用的装置结构例的图。
[0004]以往的恒压装置100例如具备启动电路U1、BGR(Band Gap Reference：带隙参考)电路U2、差动放大器AMP、PMOS晶体管Tr1、电阻R1以及电阻R2。
[0005]若施加电源电压VBB，则经由启动电路U1向BGR电路U2供给VREG电压。BGR电路U2将VREG电压作为输入电压生成成为恒压装置100的基准电压的VBGR电压。
[0006]由差动放大器AMP、PMOS晶体管Tr1、以及形成反馈电路的电阻R1以及电阻R2构成的放大电路将由BGR电路U2生成的VBGR电压作为基准电压而输出输出电压VCC。
[0007]然而，图4所示的恒压装置100的VREG电压被认为具有电压随着电源电压VBB的变化而变化这种相对于电源电压VBB的依赖性。因此，将VREG电压作为输入而由BGR电路U2生成的VBGR电压也受相对于电源电压VBB的依赖性所波及，结果是，输出电压VCC也相对于电源电压VBB具有依赖性。
[0008]恒压装置100作为恒压电源利用，因此不希望输出电压VCC具有相对于电源电压VBB的依赖性。
[0009]专利文献1：日本特开2007
‑
219856号公报
技术实现思路
[0010]本专利技术鉴于上述事实，提供一种与从依赖于电源电压的电压生成基准电压的情况相比较，输出电压能够不依赖于电源电压的恒压装置。
[0011]本专利技术的第一方式的恒压装置具备：二极管；开关，该开关的一方的端子与接地电位连接，该开关的另一方的端子与被向源极施加电源电压的PMOS晶体管的漏极以及上述二极管的阳极端子连接；电压生成电路，生成被预先决定的大小的电压；以及差动放大器，上述二极管的阴极端子、以及上述电压生成电路的输出端子与上述差动放大器的非反相输入端子连接，向上述非反相输入端子施加的基准电压的供给路径根据上述开关的状态而变化，上述电压生成电路基于上述基准电压而使用由上述差动放大器放大的输出电压来生成上述基准电压。
[0012]根据第一方式的恒压装置，将恒压装置的输出电压反馈至电压生成电路，在电压生成电路生成基准电压。因此，与将依赖于电源电压的电压供给至电压生成电路而生成基准电压的情况相比较，基准电压相对于电源电压的依赖性减少，伴随于此，能够减少相对于由基准电压生成的输出电压的电源电压的依赖性。
[0013]本专利技术的第二方式的恒压装置通过NMOS晶体管的背栅极端子与漏极端子之间的pn结而构成二极管，上述NMOS晶体管形成于隔着绝缘层而存在于支承基板上的活性层。
[0014]作为分立部件被提供的二极管D1与利用了NMOS晶体管的二极管相比电力损耗较大。因此，在第二方式的恒压装置中，通过将NMOS晶体管作为二极管使用，从而与使用了分立部件的二极管的恒压装置相比较能够提高恒压装置的效率。
[0015]本专利技术的第三方式的恒压装置利用绝缘体包围NMOS晶体管的周围，以便分别形成于活性层的二极管与其他元件被电绝缘。
[0016]根据第三方式的恒压装置，即便是在活性层形成有作为二极管利用的NMOS晶体管以外的其他元件的情况下，NMOS晶体管也与其他元件电绝缘。因此，即便是将NMOS晶体管的背栅极端子作为二极管的阳极端子利用，向背栅极端子施加接地电位以外的电压，也能够不对其他元件给予电影响。
[0017]本专利技术的第四方式的恒压装置具备控制电路，在该控制电路中，以在输出电压不足规定电压的情况下，从二极管以及电压生成电路向差动放大器的非反相输入端子给予基准电压，在输出电压为规定电压以上的情况下，从电压生成电路向差动放大器的非反相输入端子供给基准电压的方式控制开关。
[0018]根据第四方式的恒压装置，在输出电压达到规定电压以后，仅不依赖于电源电压的电压作为基准电压从电压生成电路被输入至差动放大器的非反相输入端子。伴随于此，从恒压装置的输出端子输出的输出电压成为不依赖于电源电压的电压。
[0019]根据本专利技术，能够提供一种与由依赖于电源电压的电压生成基准电压的情况相比较，输出电压能够不依赖于电源电压的恒压装置。
附图说明
[0020]图1是表示恒压装置的装置结构例的图。
[0021]图2是表示使电源电压变化的情况下的恒压装置中的各电压的变化例的图表。
[0022]图3是表示作为二极管利用的NMOS晶体管的构造的一个例子的剖视图。
[0023]图4是表示以往的恒压装置的装置结构例的图。
[0024]附图标记说明
[0025]1(100)
…
恒压装置；2
…
基板；3(3A、3B)
…
分离区域；4(5)
…
n型半导体区域；6
…
p型半导体区域；7
…
栅电极；8
…
栅极氧化膜；10
…
钝化膜；11
…
电源电压VBB的波形；12
…
输出电压VCC的波形；13
…
基准电压的波形；14
…
VREF电压的波形；20
…
支承基板；21
…
绝缘层；22
…
活性层；22A
…
P阱；22B
…
N阱；30
…
沟槽；31
…
绝缘体；32
…
导电体；AMP
…
差动放大器；D1
…
差动放大器；R1(R2)
…
电阻；SW1
…
开关；Tr1～Tr3
…
晶体管；U1
…
启动电路；U2
…
BGR电路；U3
…
恒流源；U4
…
控制电路；VBB
…
电源电压；VBGR
…
BGR电路的输出电压；VCC
…
输出电压；VREF
…
二极管的阳极电压。
具体实施方式
[0026]以下，参照附图对本实施方式进行说明。应予说明，在全部附图中对于相同结构元件标注相同符号，并省略重复说明。
[0027](恒压电路的连接)
[0028]图1是表示本实施方式的恒压装置1的装置结构例的图。恒压装置1包括启动电路U1、BGR电路U2、恒流源U3、开关SW1、差动放大器AMP、电阻R1、电阻R2、PMOS晶体管Tr1、Tr2、
以及二极管D1。应予说明，本实施方式的晶体管具体指MOSFET(金属
‑
氧化物半导体场效应晶体管：Metal
‑本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种恒压装置，其特征在于，具备：二极管；开关，该开关的一方的端子与接地电位连接，该开关的另一方的端子与PMOS晶体管的漏极以及所述二极管的阳极端子连接，对所述PMOS晶体管的源极施加电源电压；电压生成电路，生成预先决定的大小的电压；以及差动放大器，所述二极管的阴极端子、以及所述电压生成电路的输出端子与所述差动放大器的非反相输入端子连接，向所述非反相输入端子施加的基准电压的供给路径根据所述开关的状态而变化，所述电压生成电路使用基于所述基准电压而由所述差动放大器放大的输出电压来生成所述基准电压。2.根据权利要求1所述的恒压装置，其特征在于，通过NMOS晶体管的背栅极端子与漏极端子之间的pn结而构...
【专利技术属性】
技术研发人员：松原淳一，斋藤弘智，
申请(专利权)人：株式会社东海理化电机制作所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。