扫描信号线驱动电路、显示装置及扫描信号线的驱动方法制造方法及图纸

实现栅极总线的高速充放电以及栅极总线的扫描顺序的切换为可能的且能够实现窄边框化的显示装置。栅极驱动器由包括第一移位寄存器(411)的第一栅极驱动器(410)和包括第二移位寄存器(421)的第二栅极驱动器(420)构成，该第一移位寄存器(411)由配置在显示部的一侧并与第奇数行的栅极总线对应的双稳态电路构成，该第二移位寄存器(421)由配置在显示部的另一侧并与第偶数行的栅极总线对应的双稳态电路构成。每个栅极总线的一端侧设有第一缓冲电路(Buf1)，每个栅极总线的另一端侧设有第二缓冲电路(Buf2)。双稳态电路和第二缓冲电路(Buf2)被施加有控制栅极总线的扫描顺序的控制信号。被施加有控制栅极总线的扫描顺序的控制信号。被施加有控制栅极总线的扫描顺序的控制信号。

【技术实现步骤摘要】
扫描信号线驱动电路、显示装置及扫描信号线的驱动方法


[0001]以下的公开涉及一种显示装置，更详细而言，涉及用于驱动配设于显示装置的显示部的扫描信号线的扫描信号线驱动电路以及扫描信号线的驱动方法。

技术介绍

[0002]以往，已知有具备显示部的液晶显示装置，该显示部包含多条源极总线(数据信号线)和多条栅极总线(扫描信号线)。在这样的液晶显示装置中，在源极总线与栅极总线之间的交叉点设置有形成像素的像素形成部。各像素形成部包括：薄膜晶体管(像素TFT)、用于保持像素电压值的像素电容等，该薄膜晶体管是栅极端子连接至通过对应的交叉点的栅极总线并且源极端子与通过该交叉点的源极总线连接的开关元件。在液晶显示装置中，还设置有用于驱动栅极总线的栅极驱动器(扫描信号线驱动电路)和用于驱动源极总线的源极驱动器(数据信号线驱动电路)。
[0003]表示像素电压值的数据信号通过源极总线传送。然而，各源极总线无法一时(同时)传递表示多行量的像素电压值的数据信号。因此，向设置于显示部的多个像素形成部内的像素电容依次逐行进行数据信号的写入(充电)。为了实现该目的，在各帧期间，栅极驱动器依次选择上述多条栅极总线。
[0004]然而，以往来，栅极驱动器大多作为IC((Integrated Circuit：集成电路)芯片而搭载于构成液晶面板的基板的周边部上。然而，近年来，在基板上直接形成栅极驱动器的情况逐渐变多。这样的栅极驱动器被称为“单片栅极驱动器”等。
[0005]作为上述单片栅极驱动器，已知有由隔着显示部以对置的方式配置的第一栅极驱动器和第二栅极驱动器构成的单片栅极驱动器。在这样的构成中，作为从栅极驱动器向栅极总线施加扫描信号的方式，已知有：如图26所示，向各栅极总线的两端施加扫描信号的双侧输入方式；以及如图27所示，向显示部中的栅极总线的一端和另一端交替地施加扫描信号的单侧输入方式(例如，对第奇数行的栅极总线从第一栅极驱动器施加扫描信号且对第偶数行的栅极总线从第二栅极驱动器施加扫描信号的方式)。另外，在图26和图27中附加了附图标记UC1～UC4的构成要素是后述的单位电路。采用图27所示的单侧输入方式的液晶显示装置例如被公开在日本特开2014
‑
71451号公报中。
[0006]一般而言，栅极驱动器具有将分别包含一个双稳态电路的多个单位电路级联连接的构成。各单位电路连接于上述多条栅极总线中的任一条，并向该所连接的栅极总线施加扫描信号。在图27所示的单侧输入方式中，第奇数行的栅极总线连接有第一栅极驱动器内的单位电路，第偶数行的栅极总线连接有第二栅极驱动器内的单位电路。即，与上述多条栅极总线连接的单位电路被交替地配置在上述多条栅极总线的一端侧和另一端侧。因此，图27所示的单侧输入方式的栅极驱动器被称为“交错配置方式”的栅极驱动器。
[0007]图28是表示采用双侧输入方式的情况下的第一栅极驱动器900的构成的概略电路图。该第一栅极驱动器900包含移位寄存器901和输出缓冲部902，基于由第一至第四栅极时钟信号GCK1至GCK4构成的四相的时钟信号进行动作。第二栅极驱动器的构成与第一栅极驱
动器900的构成相同。以下，假定在显示部配设有i条栅极总线。
[0008]移位寄存器901包含彼此级联连接的i个双稳态电路SR((1)～SR((i)，且构成为基于第一至第四栅极时钟信号GCK1～GCK4将起始脉冲依次从第一级双稳态电路SR(1)传送到最终级双稳态电路SR(i)。输出缓冲部902包含与构成移位寄存器901的i个双稳态电路SR((1)～SR((i)分别对应的i个缓冲电路Buff((1)～Buff((i)。i个缓冲电路Buff((1)～Buff((i)循环地对应有第一至第四栅极时钟信号GCK1～GCK4。i个缓冲电路Buff((1)～Buff((i)的输出端分别连接有i条栅极总线GL((1)～GL((i)。各缓冲电路Buff接收对应的双稳态电路SR的输出信号和对应的栅极时钟信号GCK，并根据这些信号生成要施加到栅极总线GL的扫描信号。例如，第n个缓冲电路Buff(n)根据第n级的双稳态电路SR(n)的输出信号以及第一栅极时钟信号GCK1生成扫描信号，并将该扫描信号施加于第n行的栅极总线GL((n)。
[0009]图29是示出上述第一栅极驱动器900中与一条栅极总线GL对应的电路(单位电路)的构成的电路图。此外，假设图29所示的单位电路是与第n行的栅极总线GL((n)对应的单位电路。该单位电路由移位寄存器901中的第n级双稳态电路SR(n)和输出缓冲部902中的第n缓冲电路Buff(n)构成。
[0010]此外，在本说明书中，列举使用N沟道型的薄膜晶体管(TFT)的示例进行说明。关于此，在n沟道型晶体管中，漏极和源极中具有较高电位的被称为漏极，但在本说明书的说明中，一个被定义为漏极而另一个被定义为源极，因此有时源极电位高于漏极电位。
[0011]如图29所示，双稳态电路SR(n)包含两个N沟道型的薄膜晶体管TA1、TA2。薄膜晶体管TA1的漏极端子连接至高电平电源线VDD，薄膜晶体管TA2的源极端子连接至低电平电源线VSS，薄膜晶体管TA1的源极端子与薄膜晶体管TA2的漏极端子相互连接而构成输出端。以下，将包括该输出端的节点称为“状态节点”。薄膜晶体管TA1的栅极端子相当于置位端子S，薄膜晶体管TA2的栅极端子相当于复位端子R。双稳态电路SR(n)通过向与状态节点NA((n)连接的电容(缓冲电路Buff((n)内的薄膜晶体管TB的栅极电容等构成的、后述的升压电容Cbst)对电荷进行充电或放电而成为两个状态的任一状态。即，若向薄膜晶体管TA1的栅极端子即置位端子S被施加有源信号(高电平的信号)，则双稳态电路SR((n)成为置位状态(状态节点NA((n)的电压为高电平的状态)，若向薄膜晶体管TA2的栅极端子即复位端子R被施加有源信号(高电平的信号)，则双稳态电路SR(n)成为复位状态(状态节点NA(n)的电压为低电平的状态)。对于图29所示的双稳态电路SR((n)，置位端子S连接至第(n
‑
2)行的栅极总线GL(n
‑
2)，复位端子R连接至第(n+3)行的栅极总线GL(n+3)。此外，在双稳态电路SR(n)为置位状态时，从其输出端输出有源信号。此处的有源信号是指高电平的信号(也包括通过后述的升压动作而成为比通常的高电平更高的电平的信号)。
[0012]如图29所示，缓冲电路Buff(n)包含作为N沟道型的薄膜晶体管的缓冲晶体管TB、和升压电容器Cbst。缓冲晶体管TB的漏极端子被施加有作为与该缓冲电路Buff(n)对应的栅极时钟信号的第一栅极时钟信号GCK1。缓冲晶体管TB的栅极端子相当于缓冲电路Buff((n)的输入端，且连接至上述状态节点NA((n)。缓冲晶体管TB的源极端子相当于缓冲电路Buff((n)的输出端，经由升压电容器Cbst连接至缓冲晶体管TB的栅极端子，并且连接至第n行的栅极总线GL(n)。
[0013]接着，对交错配置方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种扫描信号线驱动电路，为向配设于显示装置的显示部的多条扫描信号线依次施加导通电平的扫描信号的扫描信号线驱动电路，其特征在于，包括：第一扫描信号线驱动部，其配置在所述多条扫描信号线的一端侧并基于多相时钟信号进行动作；第二扫描信号线驱动部，其配置在所述多条扫描信号线的另一端侧并基于所述多相时钟信号进行动作；第一控制线，当以升序向所述多条扫描信号线进行导通电平的扫描信号的施加时，提供相当于导通电平的电压，当以降序向所述多条扫描信号线施加导通电平的扫描信号时，提供相当于截止电平的电压；以及第二控制线，当以升序向所述多条扫描信号线进行导通电平的扫描信号的施加时，提供相当于截止电平的电压，当以降序向所述多条扫描信号线施加导通电平的扫描信号时，提供相当于导通电平的电压，所述第一扫描信号线驱动部以及所述第二扫描信号线驱动部的每一个包含：移位寄存器，其包括相互级联连接的多个双稳态电路；多个第一缓冲电路，与所述多个双稳态电路一一对应，且每隔1条分别与多条扫描信号线连接；以及多个第二缓冲电路，分别与未连接到所述多个第一缓冲电路的多条扫描信号线连接，构成所述第一扫描信号线驱动部所包含的所述移位寄存器的所述多个双稳态电路，与第奇数行的多条扫描信号线一一对应，所述第一扫描信号线驱动部所包含的每个第一缓冲电路连接至第奇数行的扫描信号线，所述第一扫描信号线驱动部所包含的每个第二缓冲电路连接至第偶数行的扫描信号线，构成所述第二扫描信号线驱动部所包含的所述移位寄存器的所述多个双稳态电路，与第偶数行的多条扫描信号线一一对应，所述第二扫描信号线驱动部所包含的每个第一缓冲电路连接至第偶数行的扫描信号线，所述第二扫描信号线驱动部所包含的每个第二缓冲电路连接至第奇数行的扫描信号线，每个第一缓冲电路基于与连接目的地的扫描信号线对应的双稳态电路的输出信号和所提供的时钟信号，向连接目的地的扫描信号线施加导通电平的扫描信号，每个第二缓冲电路基于与相邻于连接目的地的扫描信号线的一方的扫描信号线对应的双稳态电路的输出信号、与相邻于连接目的地的扫描信号线的另一方的扫描信号线对应的双稳态电路的输出信号和所提供的时钟信号，向连接目的地的扫描信号线施加导通电平的扫描信号，将I设为整数，连接到第I行的扫描信号线的所述第一缓冲电路、连接到第(I
‑
1)行的扫描信号线的所述第二缓冲电路以及连接到第(I+1)行的扫描信号线的所述第二缓冲电路被提供有同一双稳态电路的输出信号，并且被提供有所述多相时钟信号中的相位彼此不同的时钟信号，
连接至同一扫描信号线的所述第一缓冲电路及所述第二缓冲电路被提供有所述多相时钟信号中的同一时钟信号，将J以及K设为整数，与第K行的扫描信号线对应的双稳态电路包括：第一状态节点，其连接至输出信号的输出目的地的所述第一缓冲电路；第一的第一状态节点控制晶体管，其具有连接至第(K
‑
J)行的扫描信号线的控制端子或被施加有与施加到第(K
‑
J)行的扫描信号线的扫描信号相同相位的波形的信号的控制端子、连接至所述第一控制线的第一导通端子和连接至所述第一状态节点的第二导通端子；以及第二的第一状态节点控制晶体管，其具有连接至第(K+J)行的扫描信号线的控制端子或被施加有与施加到第(K+J)行的扫描信号线的扫描信号相同相位的波形的信号的控制端子、连接至所述第二控制线的第一导通端子和连接至所述第一状态节点的第二导通端子。2.如权利要求1所述的扫描信号线驱动电路，其特征在于，所述J为等于或大于2的整数，所述多相时钟信号的相数等于或大于(J+2)，所述多相时钟信号的脉冲宽度相当于1个水平扫描期间以上且(J
‑
1)个水平扫描期间以下的长度。3.如权利要求1所述的扫描信号线驱动电路，其特征在于，每个第一缓冲电路包括：第一缓冲晶体管，其具有与对应的双稳态电路所包含的所述第一状态节点连接的控制端子、被施加有对应的时钟信号的第一导通端子和连接至对应的扫描信号线的第二导通端子；以及第一电容器，其一端连接至所述第一缓冲晶体管的控制端子，另一端连接至所述第一缓冲晶体管的第二导通端子。4.如权利要求1所述的扫描信号线驱动电路，其特征在于，每个第二缓冲电路包括：第二状态节点；第二缓冲晶体管，其具有连接至所述第二状态节点的控制端子、被施加有对应的的时钟信号的第一导通端子和连接至对应的扫描信号线的第二导通端子；以及第一控制晶体管，其具有连接至所述第二控制线的控制端子、连接至所述第一状态节点的第一导通端子和连接至所述第二状态节点的第二导通端子，其中所述第一状态节点被包含于与相邻于连接目的地的扫描信号线的一方的扫描信号线对应的双稳态电路中，第二控制晶体管，其具有连接至所述第一控制线的控制端子、连接至所述第一状态节点的第一导通端子和连接至所述第二状态节点的第二导通端子，其中所述第一状态节点被包含于与相邻于连接目的地的扫描信号线的另一方的扫描信号线对应的双稳态电路中，第二电容器，其一端连接至所述第二缓冲晶体管的控制端子，另一端连接至所述第二缓冲晶体管的第二导通端子。5.如权利要求1所述的扫描信号线驱动电路，其特征在于，每个第一缓冲电路包括：第一缓冲晶体管，其具有与对应的双稳态电路所包含的所述第一状态节点连接的控制
端子、被施加有对应的时钟信号的第一导通端子和连接至对应的扫描信号线的第二导通端子；以及第一电容器，其一端连接至所述第一缓冲晶体管的控制端子，另一端连接至所述第一缓冲晶体管的第二导通端子，每个第二缓冲电路包括：第二状态节点；第二缓冲晶体管，其具有连接至所述第二状态节点的控制端子、被施加有对应的的时钟信号的第一导通端子和连接至对应的扫描信号线的第二导通端子；以及第一控制晶体管，其具有连接至所述第二控制线的控制端子、连接至所述第一状态节点的第一导通端子和连接至所述第二状态节点的第二导通端子，其中所述第一状态节点被包含于与相邻于连接目的地的扫描信号线的一方的扫描信号线对应的双稳态电路中，第二控制晶体管，其具有连接至所述第一控制线的控制端子、连接至所述第一状态节点的第一导通端子和连接至...

【专利技术属性】
技术研发人员：岩濑泰章，渡部卓哉，田川晶，西村淳，竹内洋平，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：