电容性负荷驱动电路和等离子体显示面板制造技术

一种电容性负荷驱动电路和等离子体显示面板，其中扫描驱动部（２０２）包括：移位寄存器部（１１），接受扫描数据信号（８）和扫描时钟信号（９）；多个脉冲宽度控制电路（２１１），分别接受移位寄存器部（１１）的输出信号和负极性脉冲宽度控制信号（２２０），分别输出使用负极性脉冲宽度控制信号（２２０）控制了脉冲宽度的信号；消隐部（１２），接受多个脉冲宽度控制电路（２１１）的输出信号和消隐信号（１０）；以及多个高电压输出部，对通过消隐部（１２）输入的多个脉冲宽度控制电路（２１１）的各输出信号进行放大，将控制了脉冲宽度的负极性脉冲依次输出到扫描电极。由此提供一种能够与时钟频率的上升对应，并且能够分别调整施加到扫描电极的负极性脉冲的宽度的ＰＤＰ。

Capacitive load driving circuit and plasma display panel

A capacitive load driving circuit and plasma display panel, wherein the scan driving unit (202) comprises a shift register unit (11), scanned data signal (8) and scanning clock signal (9); a pulse width control circuit (211), received a shift register part (11) of the output signal and the negative pulse width control signal (220), respectively, using output negative pulse width control signal (220) control signal pulse width; blanking part (12), received multiple pulse width control circuit (211) of the output signal and the blanking signal (10); and a plurality of high voltage the output, through the blanking part (12) of a plurality of input pulse width control circuit (211) for the amplification of the output signal will be controlled The pulse width of the pulse width is output to the scan electrode in turn. The present invention provides a PDP which can correspond to the rise of the clock frequency and can adjust the width of the negative pulse applied to the scan electrode, respectively.

【技术实现步骤摘要】

本专利技术涉及半导体集成电路，详细的说，涉及驱动等离子体显示等的 电容性负荷的多沟道半导体集成电路的驱动电路。
技术介绍
参照附图对等离子体显示面板(以下称为PDP)那样的驱动电极的电 容性负荷电路的实施方式进行说明。图9为一般的AC型PDP的结构图。该图所示的现有的PDP，具备.-面板1007;配置在面板1007上的数据电极1004;驱动数据电极1004的 数据驱动部1001;消去，维持电极1006;驱动消去，维持电极1006的消去-维 持驱动部1003;横穿面板1007的上方的扫描电极1005;驱动扫描电极1005 的扫描驱动部1002;和扫描驱动部1002。通过扫描数据信号1008和扫描 时钟信号1009和扫描消隐信号1010控制扫描驱动部1002。此外，图10是表示图9所示的现有的PDP中的扫描驱动部1002的结 构例的图。如该图所示，扫描驱动部1002由如下结构构成移位寄存器 部1011，通过扫描时钟信号1009使输入的扫描数据信号1008以时钟单位 延迟，输出与输入时的极性相反的极性；消隐部1012，输入移位寄存器部 1011的输出和扫描消隐信号1010，根据扫描消隐信号1010，不论向移位 寄存器部1011的输入，将所有的输出同时成为正极性；和高电压输出部 1013，输入消隐部1012的输出。此外，图11是表示移位寄存器部1011的具体例的图。如该图所示， 现有的移位寄存器部1011由串联连接的多个双稳态多谐振荡器(时钟同步延迟电路)1021-1、 1021-2、 1021-3、 1021-4......，和分别与各双稳态多谐振荡器的输入部连接的反转元件1022-1、 1022-2、 1022-3、 1022-4......构成。扫描时钟信号1009被输入到各时钟同步延迟电路1021-1、 1021-2、 1021-3、 1021-4......。根据该结构，能够得到与输入的扫描数据信号1008相反极性的输出。接着，参照图12对扫描驱动部1002的动作进行说明。图12是表示 现有的扫描驱动部中的输入信号和输出信号的波形的图。扫描数据信号1008通过扫描时钟信号1009以时钟周期单位传递，按 照0UT1、 01^2......的顺序作为负极性的脉冲输出。在本例子中，扫描数据信号1008的高电平期间为时钟周期以内，通过扫描时钟信号1009， OUTl、 OUT2......分别依次输出1时钟期间的负极性脉冲。此外，从扫描时钟信号1009的上升到扫描驱动部1002的输出部输出负极性脉冲为止设 置延迟时间td，如果能够使该td比从负极性返回到正极性为止的输出上升 时间tr长，则在相邻的输出中不会重叠负极性。图13(a)是模式地表示现有的PDP中的面板上的电路动作的图，(b) 是表示施加到各扫描电极的负极性脉冲的波形的图。如图13(a) 、 (b)所示，负极性脉冲分别依次供给到扫描电极1005-1、 1005-2、 1005-3、 1005-4......，与此相对，当向数据电极1004施加正极性的脉冲时，在扫描电极和数据电极之间产生虚拟电容1203-1、 1203-2、1203- 3、 1203-4......，当向数据电极1004施加正极性脉冲时，在电极间的虚拟电容中蓄积电荷，例如数据电极1004与扫描电极1005-1、 1005-3交 叉的交叉点A、 B进行等离子体放电而发光。而且，如图14 (a) 、 (b) 所示，通过使消去'维持电压1006和扫描电极1005-1、 1005-2、 1005-3、 1005-4......同时动作，并进行交流控制，在消去，维持电压1006和扫描电极1005-1、 1005-2、 1005-3、 1005-4......之间产生虚拟电容1204-1、 1204-2、1204- 3、 1204-4......，使在交叉点A、 B产生的发光电位稳定，在蓄积电荷的状态下维持发光。通过该发光决定面板的颜色和亮度。由于PDP的高精细化和播放的数字化而使高清晰信号的传送变为可 能，由于扫描线数、像素数量的增大，如果扫描的时钟的频率不提高则不 能充分取得发光的维持期间，出现画面变暗的情况。为了解决该课题，在日本专利第3539291号公报中提出了如图15所 示的电路。图15是表示第二现有例涉及的PDP的概略结构的电路图。如图15所示，在第二现有例涉及的PDP中，设置有分别接受奇数行 控制用的消隐输入1114和偶数行控制用的消隐输入1115的奇数，偶数分割扫描驱动部1102，剩余部分的结构与上述图9所示的现有的PDP相同。图16是表示第二现有例中的奇数《禹数分割扫描驱动部的具体结构的图。如该图所示，奇数，偶数分割扫描驱动部1102具有移位寄存器部1011，接受扫描数据信号1008和扫描时钟信号1009;奇数消隐部1112，输入奇 数行控制用的消隐输入1114和来自移位寄存器部1011的奇数行的信号； 偶数消隐部1113，输入偶数行控制用的消隐输入1115和来自移位寄存器 部1011的偶数行的信号；和高电压输出部1013，接受来自奇数消隐部1112 以及偶数消隐部1U3的输出。接着，对第二现有例涉及的PDP的动作进行说明。图17是表示图16所示的奇数'偶数分割扫描驱动部中的输入信号和输 出信号的波形的图。在图17所示的例子中，通过将2时钟份的数据输入 到奇数，偶数分割扫描驱动部1102，使奇数行控制用的消隐输入1114和偶 数行控制用的消隐输入1U5的相位变化并消隐(blanking)，能够在奇数 行、偶数行中分别得到1时钟以上的负极性脉冲宽度。根据这种方法，即 使在扫描时钟信号的频率增加的情况下也能够取得比较长的发光的维持 时间。专利文献1日本专利第3139098号公报专利文献2日本专利第3346735号公报但是，在第二现有例的结构中，不能同时进行奇数和偶数的控制，为 了任意地调整脉冲宽度，需要分别且相互进行奇数、偶数2系统的控制， 具有时钟频率变化时的调整等不容易这样的课题。
技术实现思路
本专利技术鉴于以上的课题，其目的在于提供一种能够对应时钟频率的上 升和变化，且能够分别调整向扫描电极施加的负极性脉冲的宽度的PDP。 为了解决上述课题，本专利技术的扫描用电容性负荷驱动电路，对多行配置在显示部的扫描电极进行驱动，其包括移位寄存器部，接受扫描数据信号和扫描时钟信号；多个脉冲宽度控制电路，分别接受上述移位寄存器 部的输出信号和负极性脉冲宽度控制信号，分别输出使用上述负极性脉冲 宽度控制信号控制了脉冲宽度的信号；消隐部，接受上述多个脉冲宽度控 制电路的输出信号和消隐信号；以及多个高电压输出部，对通过上述消隐 部输入的上述多个脉冲宽度控制电路的各输出信号进行放大，将控制了脉 冲宽度的负极性脉冲依次输出到对应行的上述扫描电极。根据该结构，使用作为单一的控制信号的负极性脉冲宽度控制信号能 够任意地调节施加到扫描电极的负极性脉冲的脉冲宽度。因此，与将扫描 电极的驱动部划分成偶数行和奇数行的情况相比能够容易地进行扫描用 时钟信号的频率变化时等的调整。此外，不用均等驱动奇数、偶数行的扫 描电极，也能按每一行任意地调整。进而，由于即使在扫描用时钟信号的 频率增大的情况下也能够将负极性脉冲的本文档来自技高网...

【技术保护点】
一种扫描用电容性负荷驱动电路，对多行配置在显示部的扫描电极进行驱动，其包括：　移位寄存器部，接受扫描数据信号和扫描时钟信号；　多个脉冲宽度控制电路，分别接受所述移位寄存器部的输出信号和负极性脉冲宽度控制信号，分别输出使用所述负极性脉冲宽度控制信号控制了脉冲宽度的信号；　消隐部，接受所述多个脉冲宽度控制电路的输出信号和消隐信号；以及　多个高电压输出部，对通过所述消隐部输入的所述多个脉冲宽度控制电路的各输出信号进行放大，将控制了脉冲宽度的负极性脉冲依次输出到对应行的所述扫描电极。

【技术特征摘要】
JP 2007-9-28 2007-2537801. 一种扫描用电容性负荷驱动电路，对多行配置在显示部的扫描电极进行驱动，其包括移位寄存器部，接受扫描数据信号和扫描时钟信号；多个脉冲宽度控制电路，分别接受所述移位寄存器部的输出信号和负极性脉冲宽度控制信号，分别输出使用所述负极性脉冲宽度控制信号控制了脉冲宽度的信号；消隐部，接受所述多个脉冲宽度控制电路的输出信号和消隐信号；以及多个高电压输出部，对通过所述消隐部输入的所述多个脉冲宽度控制电路的各输出信号进行放大，将控制了脉冲宽度的负极性脉冲依次输出到对应行的所述扫描电极。2. 如权利要求l所述的扫描用电容性负荷驱动电路，其特征在于-所述扫描数据信号与所述扫描时钟信号同步， 所述负极性脉冲宽度控制信号与所述扫描时钟信号不同步， 所述多个脉冲宽度控制电路分别具有通过所述移位寄存器部输入所述扫描数据信号的负极性脉冲维持电路；和接受所述负极性脉冲维持电路 的输出信号和所述负极性脉冲宽度控制信号的负极性检测电路。3. 如权利要求2所述的扫描用电容性负荷驱动电路，其特征在于 所述负极性脉冲维持电路由锁存电路构成， 所述负极性检测电路由NAND逻辑元件构成。4. 如权利要求l所述的扫描用电容性负荷驱动电路，其特征在于 施加到所述扫描电极的所述负极性脉冲的上升与所述负极性脉冲宽度控制信号的上升同步。5. 如权利要求1 4中任一项所述的扫描用电容性负荷驱动电路，其 特征在于所述高电压输出部，在所述负极性脉冲的上升时，在规定期间基于所 述负极性脉冲宽度控制信号改变增益。6. 如权利要求5所...

【专利技术属性】
技术研发人员：安藤仁，吉田诚也，松永弘树，金田甚作，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]