【技术实现步骤摘要】
包括测试控制信号发生电路的存储器件和存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2020年3月20日提交的申请号为10-2020-0034301的韩国专利申请的优先权，其全部内容通过引用合并于此。
[0003]本专利技术的各种实施例涉及一种存储器件和存储系统，更具体地，涉及产生测试控制信号并且经过通道向彼此传送测试控制信号的多个存储器件以及包括所述存储器件的存储系统。
技术介绍
[0004]随着半导体存储器技术的快速发展，在封装半导体存储器件中需要高级别的集成度和性能。为了应对这种需求，研究人员和业界正在开发与其中竖直层叠有多个半导体存储芯片的三维结构有关的各种技术，以代替其中利用导线或凸块将半导体存储芯片平面地布置在印刷电路板(PCB)上的二维结构。
[0005]此外，随着半导体存储器件的操作速率的增大，已广泛使用系统级封装(SIP)形式的半导体存储系统，在系统级封装(SIP)形式中诸如中央处理单元(CPU)或图形处理单元(GPU)的存储器控制器和半导体存储器件被集成到一个封装...
【技术保护点】
【技术特征摘要】
1.一种存储系统，包括：多个存储器件，所述多个存储器件经由通道彼此耦接；其中，所述多个存储器件中的每个包括：测试时钟输入焊盘，其适用于接收外部测试时钟；时钟发生电路，其适用于响应于复位信号而基于参考时钟和所述外部测试时钟来产生输入时钟和输出时钟；测试数据处理电路，其适用于响应于所述输入时钟和所述输出时钟而将测试数据并行化以产生并行化的测试数据，以及将所述并行化的测试数据传送至存储区域；以及测试控制信号发生电路，其适用于通过响应于所述输入时钟和所述输出时钟而将所述并行化的测试数据串行化来产生内部测试数据，以及将所述内部测试数据传送至所述通道。2.根据权利要求1所述的存储系统，其中，在所述多个存储器件之中的第一存储器件包括测试数据输入焊盘，并且经由所述测试数据输入焊盘来接收外部测试数据作为所述测试数据。3.根据权利要求2所述的存储系统，其中，在所述多个存储器件之中的第二存储器件接收经由所述通道从所述第一存储器件传送来的所述内部测试数据作为所述测试数据。4.根据权利要求1所述的存储系统，其中，所述测试控制信号发生电路分别将所述外部测试时钟和通过将所述复位信号延迟而获得的延迟复位信号作为内部测试时钟和内部复位信号而传送至所述通道。5.根据权利要求4所述的存储系统，其中，在所述多个存储器件之中的第一存储器件接收所述外部测试时钟作为所述参考时钟。6.根据权利要求5所述的存储系统，其中，在所述多个存储器件之中的第二存储器件分别接收经由所述通道从所述第一存储器件传送来的所述内部测试时钟和所述内部复位信号作为所述参考时钟和所述复位信号。7.根据权利要求1所述的存储系统，其中，所述测试数据处理电路包括：第一环形计数器，其适用于对所述输入时钟进行计数，以顺序地将同步于所述输入时钟的输入脉冲信号激活；第二环形计数器，其适用于对所述输出时钟进行计数，以顺序地将同步于所述输出时钟的输出脉冲信号激活；多个储存器，其适用于响应于所述输入脉冲信号而顺序地储存所述测试数据；以及多个输出组件，其适用于响应于所述输出脉冲信号而顺序地输出储存在所述多个储存器中的数据。8.根据权利要求1所述的存储系统，其中，所述测试数据处理电路将从所述存储区域传送来的数据进行组合以输出测试结果信号。9.根据权利要求1所述的存储系统，其中，所述多个存储器件中的每个还包括：选择电路，其适用于输出在经由所述测试数据处理电路和所述通道传送的测试结果信号之中选择的信号。10.如权利要求1所述的存储系统，其中，所述多个存储器件中的每个还包括：
基底裸片，其层叠在插入层上方；以及多个核心裸片，其层叠在所述基底裸片上方并且经由穿通硅通孔和微凸块与所述基底裸片电连接，其中，所述存储器件经由形成在所述插入层中的所述通道来传送和接收所述内部测试数据。11.根据权利要求1所述的存储系统，其中，所述测试时钟输入焊盘包括直接访问焊盘。12.一种存储系统，包括：第一存储器件和第二存储器件，二者适用于经由通道来向彼此传送测试控制信号和从彼此接收所述测试控制信号，并且适用于通过相应的测试时钟输入焊盘来接收相应的外部测试时钟，其中，所述第一存储器件包括：测试数据输入焊盘，其适用于接收外部测试数据；第一测试数据处理电路，其适用于响应于所述相应的外部测试时钟而将所述外部测试数据并行化...
【专利技术属性】
技术研发人员：李东郁，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。