半导体装置及其制造方法制造方法及图纸

实施方式提供可靠性较高的半导体装置及其制造方法。实施方式的半导体装置具备：基板；设于基板之上的电极层；半导体芯片，设于电极层之上，具有相对于基板的基板面形成第一角度的第一侧面部和设于第一侧面部之下且相对于基板面形成比第一角度小的第二角度的第二侧面部；以及树脂，设于电极层以及半导体芯片的周围，与第一侧面部以及第二侧面部相接。与第一侧面部以及第二侧面部相接。与第一侧面部以及第二侧面部相接。

【技术实现步骤摘要】
半导体装置及其制造方法
[0001]相关申请
[0002]本申请享受以日本专利申请2020－50007号(申请日：2020年3月19日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的所有内容。


[0003]本专利技术的实施方式涉及半导体装置及其制造方法。

技术介绍

[0004]具有MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应管)等半导体芯片的半导体装置被使用于电力转换等用途。这种半导体芯片通过树脂密封来使用。优选的是，树脂的密封状态良好。

技术实现思路

[0005]本专利技术的实施方式提供可靠性较高的半导体装置及其制造方法。
[0006]实施方式的半导体装置具备：基板；设于基板之上的电极层；半导体芯片，设于电极层之上，具有相对于基板的基板面形成第一角度的第一侧面部和设于第一侧面部之下且相对于基板面形成比第一角度小的第二角度的第二侧面部；以及树脂，设于电极层以及半导体芯片的周围，与第一侧面部以及第二侧面部相接。
附图说明
[0007]图1是实施方式的半导体装置的示意剖面图。
[0008]图2是实施方式的半导体装置的主要部分的示意剖面图。
[0009]图3的(a)～(c)是表示实施方式的半导体装置的制造工序的示意剖面图。
[0010]图4的(a)～(c)是表示实施方式的半导体装置的主要部分的制造工序的示意剖面图。
[0011]图5的(a)～(c)是表示实施方式的半导体装置的主要部分的制造工序的示意剖面图。
[0012]图6的(a)～(c)是表示成为比较方式的半导体装置的制造工序的示意剖面图。
具体实施方式
[0013]以下，参照附图对本专利技术的实施方式进行说明。另外，在以下的说明中，对相同的部件等标注相同的附图标记，对于说明过一次的部件等适当省略其说明。
[0014]在本说明书中，为了表示部件等的位置关系，将附图的上方向记述为“上”，将附图的下方向记述为“下”。在本说明书中，“上”、“下”的概念并不一定是表示与重力的朝向的关系的词语。
[0015](实施方式)
[0016]实施方式的半导体装置具备：基板；设于基板之上的电极层；半导体芯片，设于电极层之上，具有相对于基板的基板面形成第一角度的第一侧面部和设于第一侧面部之下且相对于基板面形成比第一角度小的第二角度的第二侧面部；以及树脂，设于电极层以及半导体芯片的周围，与第一侧面部以及第二侧面部相接。
[0017]图1是实施方式的半导体装置100的示意剖面图。实施方式的半导体装置100例如是MOSFET。
[0018]半导体装置100具备基板2、电极层6、半导体芯片10、以及树脂20。
[0019]基板2具有基板面4。基板2例如包含金属材料、半导体材料。这里，金属材料例如是Cu(铜)、Al(铝)、Ni(镍)、Ag(银)或者Au(金)等。另外，半导体材料例如是Si(硅)、SiC(碳化硅)、GaAs(砷化镓)、或者GaN(氮化镓)等。但是，基板2例如也可以是包含树脂材料的树脂基板。
[0020]电极层6设于基板2的基板面4之上。电极层6例如与基板面4接合。电极层6例如作为MOSFET的漏极电极发挥功能。电极层6包含金属材料。这里，金属材料例如是Cu(铜)、Al(铝)、Ni(镍)、Ag(银)或者Au(金)等，但并不限定于此。另外，电极层6也可以成为半导体芯片10的一部分。
[0021]半导体芯片10设于电极层6之上。例如电极层6是半导体芯片10的背面电极。例如半导体芯片10的底面与电极层6电连接。半导体芯片10在侧面具有第一侧面部12和第二侧面部16。第一侧面部12相对于基板面4形成第一角度θ1。第一角度θ1例如是90度。在图1中，将第一角度θ1图示为90度，但第一角度θ1并不限定于90度。第二侧面部16设于第一侧面部12之下。第二侧面部16相对于基板面4形成比第一角度θ1小的第二角度θ2。另外，在图1中，将第一角度θ1以及第二角度θ2都设为从基板面4逆时针旋转而得的角度。在后述的图2中也相同。
[0022]树脂20设于电极层6以及半导体芯片10的周围。树脂20与基板面4、电极层6、半导体芯片10的上表面、第一侧面部12以及第二侧面部16相接，将电极层6以及半导体芯片10密封。树脂20例如是环氧树脂等密封树脂。另外，树脂20也可以还含有二氧化硅(SiO2)等填料。但是，树脂20的种类并不限定于此。
[0023]图2是实施方式的半导体装置100的主要部分的示意剖面图。另外，在图2中，省略了树脂20的图示。
[0024]第一侧面部12具有以第一间距d1形成的多个第一扇形边(scallop)14。在图2中图示了作为多个第一扇形边14的第一扇形边14a、14b、14c、14d、14e、14f、14g、14h、14i以及14j。第二侧面部16具有以第二间距d2形成的多个第二扇形边18。在图2中图示了作为多个第二扇形边18的第二扇形边18a、18b、18c以及18d。第一间距d1以及第二间距d2优选的是10μm以下。而且，树脂20与多个第一扇形边14以及多个第二扇形边18相接。优选的是第二间距d2大于第一间距d1，即d2＞d1。
[0025]多个第一扇形边14以及多个第二扇形边18例如在通过等离子体蚀刻将包含Si的基板2切断时形成。这里，这种等离子体蚀刻如后述那样，例如通过重复使用了F(氟)类自由基的各向同性蚀刻、包含CF4(四氟化碳)类自由基的保护膜的形成以及使用了F类离子的各向异性蚀刻来进行。通过这种等离子体蚀刻，形成了具有贝壳状的形状的扇形边。具体而言，多个第一扇形边14形成于第一侧面部12，多个第二扇形边18形成于第二侧面部16。
[0026]另外，第一角度θ1为设于各个第一扇形边14之间的多个顶点15连结而成的线段与
基板面4所成的角。在图2中，作为顶点15，示出了顶点15a、15b、15c、15d、15e、15f、15g、15h以及15i。另外，第二角度θ2为设于各个第二扇形边18之间的多个顶点19连结而成的线段与基板面4所成的角。在图2中，作为顶点19，示出了顶点19a、19b以及19c。
[0027]图3是表示实施方式的半导体装置100的制造工序的示意剖面图。
[0028]实施方式的半导体装置的制造方法使用设于在下方具有电极层6的半导体基板70之上且具有第一宽度L1的第一开口部62的掩模，进行设于第一开口部62之下的所述半导体基板的第一部分72的第一蚀刻，从而形成具有第一侧面部12的第一间隙74，并进行第一间隙74下方的半导体基板70的第二部分76的第二蚀刻，从而形成具有第二侧面部16的倒锥形状的第二间隙78，通过形成第二间隙78，将半导体基板70断开而形成半导体芯片10，将电极层6以及半导体芯片10配置于基板2之上，并在基板2之上的半导体芯片10的周围形成树脂20。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具备：基板；电极层，设于所述基板之上；半导体芯片，设于所述电极层之上，具有第一侧面部和第二侧面部，该第一侧面部相对于所述基板的基板面形成第一角度，该第二侧面部设于所述第一侧面部之下，相对于所述基板面形成比所述第一角度小的第二角度；以及树脂，设于所述电极层以及所述半导体芯片的周围，与所述第一侧面部以及所述第二侧面部相接。2.根据权利要求1所述的半导体装置，所述第一侧面部在与所述第一侧面部平行的方向上具有以第一间距形成的多个第一扇形边，所述第二侧面部在与所述第二侧面部平行的方向上具有以第二间距形成的多个第二扇形边。3.根据权利要求2所述的半导体装置，所述第二间距比所述第一间距大。4.根据权利要求2或3所述的半导体装置，所述第一间距为10μm以下，所述第二间距为10μm以下。5.一种半导体装置的制造方法，具备如下步骤：使用掩模来进行设于第一开口部之下的所述半导体基板的第一部分的第一蚀刻，从而形成具有第一侧面部的第一间隙，所述掩模设于在下方具有电极层的所述半导体基板之上，并具有第一宽度的所述第一开口部，进行所述第一间隙之下的所述半导体基板的第二部分的第二蚀刻，从而形成具有第二侧面部的倒锥形状...

【专利技术属性】
技术研发人员：山内英敬，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：