【技术实现步骤摘要】
一种逻辑门的构建方法
[0001]本专利技术涉及集成电路
，具体是一种逻辑的构建方法，一种基于U型传输特性金属氧化物半导体场效应管设计的逻辑门。
技术介绍
[0002]一个芯片内含有等效逻辑门的个数定义为集成度。数字电路按集成度分为小规模集成电路SSI（Small Scale Integration），集成度为1
‑
10个逻辑门/片；中规模集成电路MSI（Medium Scale Integration），集成度为10
‑
100个逻辑门/片；大规模集成电路LSI（Large Scale Integration），集成度为大于100个逻辑门/片；超大规模集成电路VLSI（Very Large Scale Integration），每片含有万个以上等效逻辑门。
[0003]由于半导体工艺技术发展的限制和器件物理尺寸极限的接近，传统集成电路尺寸的减小和单元器件密度的提高遇到了越来越大的困难。现有的逻辑门电路尺寸难以较小、功耗高、工作效率较低。
技术实现思路
[000...
【技术保护点】
【技术特征摘要】
1.一种逻辑门的构建方法，其特征在于：使用输出为U型转移特性曲线的MOS管作为逻辑门的基本单元，基本单元的输入端输入包括源极电压、漏极电压、栅极电压在内的输入变量，输入变量的改变使得电荷的注入量发生改变，基本单元的输出端输出包括漏极电流、转移特性曲线、亚阈值摆幅和阈值电压在内的输出变量；单个MOS管独立实现逻辑门或者各MOS管通过串联、并联的方式实现逻辑门。2.根据权利要求1所述的逻辑门的构建方法，其特征在于：使用一个MOS管实现非门，实现过程为：以大阈值电压V
th
为基准，以MOS管的栅极电压为输入变量，以MOS管的漏极电流为输出变量，栅极电压为低电平时，输出的漏极电流为高电平，栅极电压为高电平时，输出的漏极电流为低电平。3.根据权利要求1所述的逻辑门的构建方法，其特征在于：使用一个MOS管实现异或门，实现过程为：以MOS管的栅极电压V
R
、阈值电压V
th
为输入变量，以MOS管的漏极电流为输出变量，当V
th
为低电平、V
R
为低电平时，漏极电流为低电平，当V
th
为低电平、V
R
为高电平时，漏极电流为高电平，当V
th
为高电平、V
R
为低电平时，漏极电流为高电平，当V
th
为高电平、V
R
为高电平时，漏极电流为低电平。4.根据权利要求1所述的逻辑门的构建方法，其特征在于：使用两个串联的MOS管实现与门，实现过程为：以两个串联的MOS管的阈值电压V
th1
和V
th2
作为输入变量，以两个MOS管串联后的漏极电流作为输出变量；将两个MOS管的栅极电压保持低电平输入作为基准，当V
th1
和V
th2
都保持高电平时，漏极电流为高电平，当V
th1
为高电平、V
th2
为低电平时，串联的两个MOS管一个导通，一个戒指，漏极电流为低电平，同理，当V
th1
为低电平、V
th2
为高电平时，漏极电流也为低电平，当V
th1
和V
th2
都保持低电平时，两个MOS管都截止，漏极电流为低电流。5.根据权利要求1所述的逻辑门的构建方法，其特征在于：使用两个串联的MOS管实现与门，实现过程为：将两个MOS管的阈值电压V
th1
和V
th2
保持低电平不变，即以小阈值电压为基准，两个MOS管的栅极电压V
R1
、V
R2
作为输入变量，两个MOS管的漏极电流为输出变量，当V
R1
、V
R2
同时输入高电平时，输出的漏极电流为高电平，当V
R1
输入高电平，V
R2
输入低电平时，输出的漏极电流为低电平，当V
R1
输入低电平，V
R2
输入高电平时，输出的漏极电流为低电平，当V
R1
和V
R2
同时输入低电平时，输出的漏极电流为低电平。6.根据权利要求1所述的逻辑门的构建方法，其特征在于：使用两个串联的MOS管实现或非门，实现方式为：将两个串联MOS管的阈值电压V
th1
和V
th2
作为输入变量，两个MOS管的栅极电压V
R1
、V
R2
保持高电平输入为基准，以两个MOS管串联后的漏极电流作为输出变量，当V
th1
和V
th2
都保持高电平时，漏极电流为低电平，当V
th1
是高电平、V
th2
是低电平时或者当V
th1
是低电平、V
th2
是高电平时，串联的两个MOS管一个导通，一个截止，漏极电流是低电平，当 V
th1
、V
th2
都保持低电平时，两个MOS管都导通，漏极电流为高电平。7.根据权利要求1所述的逻辑门的构建方法，其特征在于：使用两个串联的MOS管实现或非门，实现方式为：将两个串联MOS管的栅极电压V
R1
、V
R2
作为输入变量，以两个MOS管串联后的漏...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。