一种测试半导体器件的全集成板卡制造技术

一种测试半导体器件的全集成板卡，包括母板，所述的母板上设置有大电流功率子板以及高压子板，母板通过总线接口与机器标准的背板连接通讯，母板通过输出接口将半导体器件所需要的测试信号输出；所述的大电流功率子板上集成设置有多路功率驱动模块，每路功率驱动模块都能够设置为电流源或电压源，并且通过切换开关切换参考端的连接点能够实现差分电压加载与测量；所述的高压子板受控输出正高压电压或负高压电压并能够独立进行测量。本实用新型专利技术提高了设备的集成度，在生产测试过程中对操作人员的要求较低，同时又能非常灵活的切换电路，完成非标准的测试回路，解决了多站测试的难题。解决了多站测试的难题。解决了多站测试的难题。

【技术实现步骤摘要】
一种测试半导体器件的全集成板卡


[0001]本技术涉及半导体器件测试领域，具体涉及一种测试半导体器件的全集成板卡。

技术介绍

[0002]针对二极管、三极管、场效应管、晶闸管、IGBT等分立半导体器件，具有需求量大且单价低的问题，生产中的测试环节包含晶圆测试(CP)和成品测试(FT)。对测试环节的首要要求就是高效率。半导体器件的外部结构简单，一般只有2
‑
3个有效引脚。但测试要求电压电流覆盖范围极大，电流覆盖范围从几安到上百安，电压范围从几伏到上千伏，另外半导体器件的某些参数测试经常需要构建专用的闭环回路，各测试回路还需要互相避免影响。
[0003]现有的半导体器件测试方案一般采用几种专用板卡与切换盒结合的方式完成一个器件的测试。一般整套板卡包括2组大电流VI(电压电流源)源板、1组高电压VI源板、测量单元板、切换以及闭环回路控制盒等。由整套板卡与CPU、背板等整合为一个测试机，或由2套以上的板卡与CPU、背板整合为一个多站(SITE)测试机，鉴于板卡数量不能太多，一般最多整合到2个SITE。当需求同时测试多颗器件时，通过继电器切换矩阵，用乒乓切换的方式轮流测试各个器件。这样的方式并不能达到真正并行测试多颗器件，对于测试效率的提升有限制。而关于无法做到多SITE真并行的一个主要原因，就是测试一个器件需求的板卡多而且不是一个种类，不易实现任意组合和互换。如图1所示的就是一种现有的半导体器件测试系统的结构图，现有的半导体器件测试系统可以做到2SITE并行测试，也可以做到4SITE的乒乓测试，实际的板卡已经占满一个机柜了，却只能满足2
‑
4SITE的并行测试。这种测试方案需要切换模组(MUX)和外置测试头(TEST HEAD)，连线复杂，易用性较差。图2所示的是另一种实现多SITE测试的方案，配置绑定的很死板，几乎不能变化；另外，软件需要根据这种配置定制。这种配置方案是用一套高压VI源，多套大电流VI源合并组成的系统，高压源只能共用，势必影响测试效率和方案的灵活性。这种测试方案需要很多测试头(DC BOX)，外部连线非常麻烦，没有什么灵活性。如果有一种专门测试半导体的集成化板卡，就可以设计自由的全并行的多SITE方案，可以做到易用、灵活、高效率的并行测试。

技术实现思路

[0004]本技术的目的在于针对上述现有技术中半导体器件多SITE测试时操作不便以及测试装置结构复杂的问题，提供一种测试半导体器件的全集成板卡，提高测试效率，使用灵活。
[0005]为了实现上述目的，本技术有如下的技术方案：
[0006]一种测试半导体器件的全集成板卡，包括母板，母板上设置有大电流功率子板以及高压子板，母板通过总线接口与机器标准的背板连接通讯，母板通过输出接口将半导体器件所需要的测试信号输出；所述的大电流功率子板上集成设置有多路功率驱动模块，每路功率驱动模块都能够设置为电流源或电压源，并且通过切换开关切换参考端的连接点能
够实现差分电压加载与测量；所述的高压子板受控输出正高压电压或负高压电压并能够独立进行测量。
[0007]所述的母板为6U板，总线接口与输出接口设置在母板的尾端，母板的前端设置面板。
[0008]所述的母板上设置有与大电流功率子板相连的低压储能电源；低压储能电源提供整板所需的低压电源和大电流储能电源，其中低压电源包括正负52V电源、正负15V电源以及正5V电源，大电流储能电源为能够提供100A 2ms方波冲击电流的正负50V电容储能电源。
[0009]所述母板上设有与高压子板相连的高压电源，高压电源提供测试所需的正负1200V电源。
[0010]所述的大电流功率子板与切换开关采用叠层结构设置在母板上，切换开关布置在下层。
[0011]所述的母板上设置有与高压子板相连的高压开关和控制回路，高压子板与高压开关和控制回路采用叠层结构设置在母板上，高压开关和控制回路布置在下层。
[0012]所述的母板上设置有接口及控制回路，通讯信号通过接口及控制回路对大电流功率子板所提供的大电流和高压子板提供的高电压进行控制。
[0013]所述的输出接口包括Force和Sense信号输出、地和地Sense信号输出、多路继电器驱动位输出以及电源输出。
[0014]相较于现有技术，本技术具有如下的有益效果：将多路大电流VI源、一路正负高压源、独立的测量单元和多个切换开关集成在一片板卡上。通过开关和时序的设置，能够测试半导体器件的各种直流参数，测试效率很高，耗费的非测试准备时间少。通过高效设计，将高压、大电流加载和小电压、小电流测量同时集成在一片板卡上，提高了集成度，解决了多站(SITE)测试的难题。该板卡能够根据用户对成本和效率的需求，配置成任意SITE并行测试，而且随时可以低成本的更改方案。本技术提高了设备的集成度，在生产测试过程中对操作人员的要求较低，同时又能非常灵活的切换电路，完成非标准的测试回路，在扩展性上通过简单灵活的增加集成单元板的数量来实现现有方案难以实现的任意多站测试。
[0015]进一步的，本技术由一套电源和储能元件供电的多路大电流VI源，能够设置任意两个输出点的差分电压；其采样线(sense)和加载线(force)都可以独立操作。因此，通过改变切换开关可以实现各种测试回路，因为切换的自由度很大，很容易实现非标准的测试回路。
附图说明
[0016]图1第一种现有的半导体器件测试系统实现多SITE测试的结构图；
[0017]图2第二种现有的半导体器件测试系统实现多SITE测试的结构图；
[0018]图3使用本技术全集成板卡实现多SITE测试的结构图；
[0019]图4本技术全集成板卡的部件布置示意图；
[0020]图5本技术控制继电器切换及所需电压电流参数的设置界面图；
[0021]图6本技术实施例1用于接触(Kelvin)测试的设置界面图；
[0022]图7本技术实施例2用于导通电阻(Rdson)测试的设置界面图；
[0023]图8本技术实施例3用于漏电流(Idss)测试的设置界面图；
[0024]图9本技术实施例4用于漏电流(Idss)测试的设置界面图；
[0025]图10本技术实施例5用于导纳(Gfs)测试的设置界面图；
[0026]图11本技术实施例6用于开启电压(Vth)测试的设置界面图；
[0027]图12本技术实施例7用于击穿电压(Vdss)测试的设置界面图；
[0028]附图中：1
‑
母板；2
‑
大电流功率子板；3
‑
高压子板；4
‑
总线接口；5
‑
输出接口；6
‑
面板；7
‑
低压储能电源；8
‑
切换开关；9
‑
高压开关和控制回路；10
‑
接口及本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种测试半导体器件的全集成板卡，其特征在于：包括母板(1)，所述的母板(1)上设置有大电流功率子板(2)以及高压子板(3)，母板(1)通过总线接口(4)与机器标准的背板连接通讯，母板(1)通过输出接口(5)将半导体器件所需要的测试信号输出；所述的大电流功率子板(2)上集成设置有多路功率驱动模块，每路功率驱动模块都能够设置为电流源或电压源，并且通过切换开关(8)切换参考端的连接点能够实现差分电压加载与测量；所述的高压子板(3)受控输出正高压电压或负高压电压并能够独立进行测量。2.根据权利要求1所述测试半导体器件的全集成板卡，其特征在于：母板(1)为6U板，总线接口(4)与输出接口(5)设置在母板(1)的尾端，母板(1)的前端设置面板(6)。3.根据权利要求1所述测试半导体器件的全集成板卡，其特征在于：所述的母板(1)上设置有与大电流功率子板(2)相连的低压储能电源(7)；低压储能电源(7)提供整板所需的低压电源和大电流储能电源，其中低压电源包括正负52V电源、正负15V电源以及正5V电源，大电流储能电源为能够提供100A 2ms方波冲击电流的正负50V电容储能电源...

【专利技术属性】
技术研发人员：王煜，
申请(专利权)人：陕西三海测试技术开发有限责任公司，
类型：新型
国别省市：