脑机接口BCI设备的架构方法、装置、终端及介质制造方法及图纸

本申请公开了一种脑机接口BCI设备的架构方法、装置、终端及介质。其中方法包括：确定脑机接口BCI设备所采用的相互通信连接的FPGA芯片和ARM芯片；依据预配置在FPGA芯片上的精简指令集RISC

【技术实现步骤摘要】
脑机接口BCI设备的架构方法、装置、终端及介质


[0001]本申请涉及计算机
，具体涉及一种脑机接口BCI设备的架构方法、装置、终端及介质。

技术介绍

[0002]脑机接口(Brain Computer Interface，简称BCI)是一种在大脑与外部设备之间发送和接收信号的技术。相关技术中，对大脑信号的分析主要集中在脑机接口BCI设备或云端。由于脑接接口BCI设备主要采用的ARM存在不开放RTL时序，也不支持RTL时序的改动的问题，因此，将对大脑信号的分析主要集中在脑机接口BCI设备的方式，存在不支撑多通道数据处理，且需要向ARM服务商支付高昂费用的问题；将对大脑信号的分析主要集中在云端的方式，因数据需要在脑机接口BCI设备与服务器之间进行往来，存在延迟以及数据安全性低的问题。

技术实现思路

[0003]为了解决上述至少一个技术问题，本申请提供一种脑机接口BCI设备的架构方法、装置、终端及介质。
[0004]根据本申请的第一方面，提供了一种脑机接口BCI设备的架构方法，该方法包括：
[0005]确定脑机接口BCI设备所采用的相互通信连接的FPGA芯片和ARM芯片；
[0006]依据预配置在FPGA芯片上的精简指令集RISC
‑
V的内核框架，对FPGA芯片进行架构部署；
[0007]在ARM芯片上部署应用程序，以使ARM芯片将对脑电信号的分析过程移植至FPGA芯片。
[0008]根据本申请的第二方面，提供了一种脑机接口BCI设备的架构装置，该装置包括：
[0009]待架构芯片确定模块，用于确定脑机接口BCI设备所采用的相互通信连接的FPGA芯片和ARM芯片；
[0010]第一架构部署模块，用于依据预配置在FPGA芯片上的精简指令集RISC
‑
V的内核框架，对FPGA芯片进行架构部署；
[0011]第二架构部署模块，用于在ARM芯片上部署应用程序，以使ARM芯片将对脑电信号的分析过程移植至FPGA芯片。
[0012]根据本申请的第三方面，提供了一种终端，该终端包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时以实现上述脑机接口BCI设备的架构方法。
[0013]根据本申请的第四方面，提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述脑机接口BCI设备的架构方法。
[0014]本申请通过预先在基于脑机接口BCI设备所采用的FPGA芯片上配置精简指令集RISC
‑
V的内核框架，起到了依据该内核框架在FPGA芯片上进行底层架构部署的效果，这种
通过设置指令数量少的RISC
‑
V的内核框架的方式，不仅起到了缩小FPGA芯片的内核面积，降低FPGA芯片的功耗，方便对FPGA芯片底层的门级电路的验证的效果，还因RISC
‑
V的内核框架的开源性，既能降低脑机接口BCI设备成本，实现了脑机接口BCI设备进行多通道同步采样的目的；同时，通过在ARM芯片的上部署应用程序，从而将对脑电信号的分析由ARM芯片转移至FPGA芯片，起到了对多通道脑电信号的分析，提高对脑电信号的分析效率的效果，这种通过将脑机接口BCI设备架构为结合FPGA和ARM两类处理器的方式，实现将对脑电信号的分析及反馈在脑机接口BCI设备在本地完成的目的。
附图说明
[0015]为了更清楚地说明本申请实施例中的技术方案，下面将对本申请实施例描述中所需要使用的附图作简单地介绍。
[0016]图1为本申请实施例提供的一种脑机接口BCI设备的架构方法的流程示意图；
[0017]图2为本申请实施例提供的一种脑机接口BCI设备的架构方法中对目标数据库进行优化分析处理的流程示意图；以及
[0018]图3为根据本申请实施例提供的一种脑机接口BCI设备的架构装置的框图结构示意图。
具体实施方式
[0019]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
[0020]需要说明的是，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。
[0021]首先对本申请涉及的几个名词进行介绍和解释：
[0022]在本申请实施例中，RISC
‑
V是一个开源的处理器指令集架构(ISA)，可以直接用硬件来实现，该指令集可以划分为更小的模块，用户可以自定义配置，可选的标准扩展；支持并行多核实现，包括异构多核处理器。
[0023]为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
[0024]根据本申请的一个实施例，提供了一种脑机接口BCI设备的架构方法，如图1所示，该方法包括步骤S101、步骤S102和步骤S103。
[0025]步骤S101：确定脑机接口BCI设备所采用的相互通信连接的FPGA芯片和ARM芯片。
[0026]具体地，FPGA芯片与ARM芯片通过AXI总线通信连接。
[0027]步骤S102：依据预配置在FPGA芯片上的精简指令集RISC
‑
V的内核框架，对FPGA芯片进行架构部署。
[0028]具体地，对FPGA芯片的架构部署一般包括底层架构以及上层的算法部署。其中，底层架构部署包括底层流水线的配置；而算法部署则是对数据的分析过程。应用时，通过内核框架来向用户提供编辑功能，以在检测到用户的编辑内容后，得到针对FPGA芯片的底层流
水线的配置。
[0029]步骤S103：在ARM芯片上部署应用程序，以使ARM芯片将对脑电信号的分析过程移植至FPGA芯片。
[0030]具体地，ARM芯片可以仅执行数据的反馈，如显示功能，通过将数据发送至FPGA芯片，由FPGA芯片执行具体的分析过程，实现将对脑电信号的分析过程移植至FPGA芯片的目的。
[0031]本申请实施例通过预先在基于脑机接口BCI设备所采用的FPGA芯片上配置精简指令集RISC
‑
V的内核框架，起到了依据该内核框架在FPGA芯片上进行底层架构部署的效果，这种通过设置指令数量少的RISC
‑
V的内核框架的方式，不仅起到了缩小FPGA芯片的内核面积，降低FPGA芯片的功耗，方便对FPGA芯片底层的门级电路的验证的效果，还因RISC
‑
V的内核框架的开源性，既能降低脑机接口BCI设备成本，实现了脑机接口BCI设备进行多通道同步采样的目的；同时，通过在ARM芯片的上部署应用程序，从而将对脑电信号的分析由ARM芯片转移至FPGA芯片，起到了对多通道脑电信号的分析，提高对脑电信号的分析效率的效果，这种通过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种脑机接口BCI设备的架构方法，其特征在于，包括：确定脑机接口BCI设备所采用的相互通信连接的FPGA芯片和ARM芯片；依据预配置在所述FPGA芯片上的精简指令集RISC
‑
V的内核框架，对所述FPGA芯片进行架构部署；在所述ARM芯片上部署应用程序，以使所述ARM芯片将对脑电信号的分析过程移植至所述FPGA芯片。2.根据权利要求1所述的方法，其特征在于，所述依据预配置在所述FPGA芯片上的精简指令集RISC
‑
V的内核框架，对所述FPGA芯片进行架构部署的步骤，包括：确定针对所述内核框架的流水线；基于所述内核框架，获取针对所述流水线的编译信息；对所述编译信息进行封装处理，得到所述FPGA芯片的内核层；在所述FPGA芯片上部署对脑电信号进行处理的算法。3.根据权利要求2所述的方法，其特征在于，所述确定针对所述内核框架的流水线的步骤，包括：基于预烧录在所述FPGA芯片上的门级电路，确定针对所述内核框架的流水线。4.根据权利要求2所述的方法，其特征在于，所述流水线包括：取指、译码、执行、访存和写回。5.根据权利要求4所述的方法，其特征在于，所述对所述编译信息进行封装处理的步骤，包括：依据所述编译信息进行封装处理，得到针对所述取指的静态库、针对所述译码的静态库、针对所述执行的静态库、针对所述访存的静态库和针对所述写回的静态库，以将针对所述取指的静态库、针对所述译码的静态库、针对所述执行的静态库、针对所述访存的静态库和针对所述写回的静态库，作为所述FPGA芯...

【专利技术属性】
技术研发人员：卢树强，夏威，王晓岸，
申请(专利权)人：北京脑陆科技有限公司，
类型：发明
国别省市：