本发明专利技术提供一种显示器驱动装置，其能够在按比例缩放变换中，降低传送到显示器的数字图像信号的频率，并且能够减小电路规模。液晶面板（２０）作为动作时钟在接收的Φ２的同时，接收来自选择电路（１４）的数字图像信号（Ｄ或者Ｅ）。数字图像信号（Ｄ或者Ｅ）一起以Φ２周期的１／２周期进行输出。面板（２０）的动作时钟是Φ２。因此，图像信号的相同像素数据（图像信号中的同一位置的信号值）被连续提供给液晶面板（２０）水平行的相邻的两个像素。在第１半帧中，输入数字图像信号（Ｂ）不延迟，并作为数字图像信号（Ｄ）提供给液晶面板（２０）。在第２半帧中，输入数字图像信号（Ｂ）被延迟，作为１个时钟延迟（Ｅ）提供给液晶面板（２０）。
【技术实现步骤摘要】
本专利技术涉及能够利用于按比例变换图像信号后驱动显示器的显示器驱动装置。
技术介绍
例如，液晶面板的像素数，存在VGA、XGA、WXGA等规格。VGA面板的分辨率是垂直480线/水平640点，XGA是垂直768线/水平1024点。对此，例如NTSC、PAL的水平像素数是720点，在NTSC中垂直像素数是240/半帧(分量信号的编码参数ITU-R Rec.601)，因此有必要通过定标电路(scaling circuit)在水平方向和垂直方向上进行按比例缩放处理来改变各种各样面板的水平/垂直分辨率(参考专利文献1)。在将输入图像信号的取样频率设为13.5MHz的情况下，输出到各种面板的数字图像信号(基本上为RGB信号)的时钟频率如下VGA→(640/720)×(480/240)×13.5MHz＝24MHzXGA→(1024/720)×(768/240)×13.5MHz＝61.44MHzWXGA→(1280/720)×(768/240)×13.5MHz＝76.8MHz图5是表示现有的水平定标电路50的框图，图6是该电路50简单的动作示意图。输入的数字图像信号(B)与时钟Φ1(A)的上升沿同步并被输入到D型触发器51中。在该例子中，水平定标时钟Φ2可以通过在2倍增电路52中将时钟Φ1进行2倍增来产生。此外，为了简单起见，在该实例中，假设输入数字图像信号的水平像素数是640点，面板60的水平像素数是1280点。数字图像信号(D)就是输入数字图像信号(B)。通过Φ2的1个时钟的延迟(E)是D型触发电路51的输出，并成为在水平定标时钟Φ2的上升沿使输入到水平定标电路50的数字图像信号(D)延迟1个时钟的信号。例如，在图6中水平定标时钟Φ2的第2个上升定时内，保持输出数字图像信号(D)的，并成为Φ2的一个时钟延迟(E)的输出，在水平定标时钟Φ2的第3上升定时内，数字图像信号(D)尚未成为，Φ2的1个时钟延迟(E)的输出就是，并且根据水平定标时钟Φ2的第四上升定时，Φ2的1个时钟的延迟(E)的输出切换为。通过使用上述的1时钟延迟(E)和数字图像信号(D)来实施水平方向的插补处理，从而生成1280点的图像信号(F)。具体地，该插补处理将在加法器55中将乘法器53的输出(数字图像信号(D)乘以0.5倍的值)和乘法器54的输出(1个时钟延迟(E)乘以0.5倍的值)相加得到的水平插补输出(F)供给到面板60。图7示出了水平定标电路50的面板显示概念。在面板60的各个像素a、b、c、d、e、f……中显示的图像数据和图像信号的第1半帧及第2半帧一起顺序地变为A0、(A0+A1)/2、A1、(A1+A2)/2……。特许文献1特开2002-244629号公报特许文献2特开2003-152522号公报因此，在现有技术中，向面板60传送的数字图像信号的频率非常高。尤其是在高分辨率的面板中更是显著，TTL电平的数据传送不可靠，要求按照称为LVDS(低压差动信号)的传送规格来传送(参考专利文献2)。此外，需要水平定标电路(乘法器53、乘法器54、加法器55)50，因此电路变大。
技术实现思路
本专利技术鉴于上述实情，其目的在于提供一种可以降低向显示器传送的数字图像信号的频率，并且可以缩小电路规模的显示器驱动装置。为了解决上述问题，本专利技术的显示器驱动装置是一种通过按比例缩放变换图像信号后驱动显示器的显示器驱动装置，其特征在于，具备将上述图像信号的同一位置信号值连续提供给显示器水平行的多个相邻像素的机构；判断图像信号的第1半帧和第2半帧的机构；和错开图像信号的第1半帧和第2半帧中、相对于上述显示器像素的图像信号的写入相位的机构。根据上述结构，由于将上述图像信号的同一位置的信号值连续提供给显示器水平行的多个相邻像素，所以传送到显示器的数字图像信号的频率变低。由于在图像信号的第1半帧和第2半帧中，将相对于上述显示器的像素的图像信号的写入相位错开，所以可以在视觉上实现水平点数增加，并且可以不需要水平定标电路。在上述结构的显示器驱动装置中，也可以通过使图像信号的第1半帧和第2半帧中的一个相对于另一个延迟来错开上述写入相位。此外，上述显示器也可以是液晶面板等保持(hold)型显示器。根据本专利技术，能够起到这样的效果在按比例缩放变换中，可以降低向图像显示面板传送的数字图像信号的频率，可以缩小电路规模。附图说明图1是表示本专利技术实施方式的显示器驱动装置的框图；图2是表示图像信号的处理内容的时间图；图3是说明各半帧中的图像显示的示意图；图4(a)是示出第1半帧的输入数字图像信号(B)的示意图、图4(b)是示出第2半帧的输入数字图像信号(B)的示意图、图4(c)和4(d)是示出显示相位错开的显示实例的示意图、图4(e)是将没有错开像素的情况作为参考示出的示意图；图5是表示现有技术的显示器驱动装置(水平定标)的框图；图6是表示现有技术的图像信号处理内容的时间图；图7是说明现有技术的各半帧中的图像显示的示意图。图中10-显示器驱动装置，11-D型触发器，12-2倍增电路，13-半帧判别电路，14-选择电路，15-液晶面板。具体实施例方式下面根据图1到图4对本专利技术的实施方式进行说明。图1是表示了显示器驱动装置10和液晶面板20的框图，图2是显示器驱动装置10的简单动作示意图。输入数字图像信号(B)与时钟Φ1(A)的上升沿同步，并被输入到D型触发器11中。在这个例子中，水平定标时钟Φ2可以通过在2倍增电路12中将时钟Φ1进行2倍增来产生。此外，为了简单起见，在该实例中，将输入数字图像信号的水平像素数设为640点，将面板的水平像素设为1280点。数字图像信号(D)就是输入数字图像信号(B)。Φ2的1个时钟延迟(E)是D型触发器11的输出，并成为在水平定标时钟Φ2的上升沿，使输入到显示器驱动装置10的数字图像信号(B)延迟了1个时钟的信号。例如，在图2的水平定标时钟Φ2的第2上升定时内，通过保持输出数字图像信号(B)，变为Φ2的1个时钟延迟(E)的输出，在水平定标时钟Φ2的第3上升定时内，数字图像信号(B)尚未变为，Φ2的1个时钟延迟(E)的输出就是，并且通过水平定标时钟Φ2的第4上升定时内，Φ2的1个时钟延迟(E)的输出切换到。数字图像信号(D)和1个时钟延迟(E)一起被以Φ2周期的1/2周期输出。半帧判别电路13输入水平同步信号和垂直同步信号，并且向选择电路14提供表示当前时刻是第1半帧还是第2半帧的切换信号(例如，第1半帧的情况下是高信号，第2半帧的情况下是低信号)。例如在上述切换信号是高信号时，选择电路14选择作为端子A的输入的数字图像信号(D)，在上述切换信号是低信号时，选择电路14选择作为端子B的输入的1个时钟延迟(E)。液晶面板20作为动作时钟在接收Φ2的同时，接收由上述选择电路14选择的数字图像信号(D或者E)。虽然图中没有示出，但是在使能信号为高的时候，被选择的数字图像信号被液晶面板20的移位寄存器顺序移位。因此，在1行份图像信号的移位结束的时刻，根据锁存脉冲将各数据读取到锁存电路。此时，如果由没有图示的栅极驱动行选择电路选择的行编号是0，那么可以在行0中写入D/A转换过的图像信号。同样地，行选择顺次移位到1、2、3，并在面板20上显示画像。在此，数字图像信本文档来自技高网...
【技术保护点】
一种显示器驱动装置，其中按比例缩放变换图像信号并驱动显示器，其特征在于，具备：将上述图像信号的同一位置的信号值连续提供给显示器水平行的相邻多个像素的机构；判别图像信号的第１半帧和第２半帧的机构；和在图像信号的第１半帧 和第２半帧中，错开相对于上述显示器像素的图像信号的写入相位的机构。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：江原正己，佐佐木彻，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。