本申请涉及一种解速率匹配方法、装置、计算机设备和存储介质。方法包括：接收信号序列；获取信号序列的传输码率；根据传输码率，生成信号序列对应的循环计数标识；根据循环计数标识，确定信号序列的输出信号地址；根据输出信号地址，从信号序列中提取与预设的基准码率相匹配的输出信号序列。采用本方法能够降低解速率匹配的复杂度、减少处理时延。减少处理时延。减少处理时延。
【技术实现步骤摘要】
解速率匹配方法、装置、计算机设备和存储介质
[0001]本申请涉及无线通信
，特别是涉及一种解速率匹配方法、装置、计算机设备和存储介质。
技术介绍
[0002]速率匹配即无线发送设备在信道编码后，对编码比特进行打孔或重发，以匹配物理信道的承载能力，解速率匹配是速率匹配的逆过程，通过无线接收设备将信道传输码率转换为基准码率。速率匹配和解速率匹配可以实现无线通信系统的多速率、多业务复用，在保证编解码冗余度的同时，适应各种无线信道传输容量要求。在军用通信领域中，由于通信体制多样，存在多种通信速率需求，解速率匹配通常需要将多种传输码率转换为一个基准码率，其中传输码率除了可以是无线通信标准(例如，3GPP标准)中规定的标准码率，还可以是特殊码率。
[0003]传统无线接收设备中的解速率匹配电路可以使用FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)芯片来实现，相比于ASIC(Application Specific Integrated Circuit，专用集成电路)芯片，FPGA芯片支持特殊码率的解速率匹配，具备可扩展性，适应于军用通信体制通常采用定制波形的特点。
[0004]然而，基于FPGA的解速率匹配电路通过对输入信号和输出信号进行地址控制，以及中间缓存来实现解速率匹配，当需要兼容多种传输码率的解速率匹配时，容易导致处理过程复杂度较高、时延较大，不利于扩展应用于多种传输码率。
[0005]因此，传统的解速率匹配方法存在复杂度较高、时延较大的问题。
技术实现思路
[0006]基于此，有必要针对上述技术问题，提供一种能够降低复杂度、减少时延的解速率匹配方法、装置、计算机设备和存储介质。
[0007]一种解速率匹配方法，所述方法包括：
[0008]接收信号序列；
[0009]获取所述信号序列的传输码率；
[0010]根据所述传输码率，生成所述信号序列对应的循环计数标识；
[0011]根据所述循环计数标识，确定所述信号序列的输出信号地址；
[0012]根据所述输出信号地址，从所述信号序列中提取与预设的基准码率相匹配的输出信号序列。
[0013]在其中一个实施例中，所述根据所述循环计数标识，确定所述信号序列的输出信号地址，包括：
[0014]根据所述基准码率对所述循环计数标识进行分组，得到标识组和所述标识组的控制参数；
[0015]若所述标识组的控制参数与预设的使能值相匹配，则在所述标识组中确定目标循
环计数标识；
[0016]根据所述目标循环计数标识，确定所述信号序列的所述输出信号地址。
[0017]在其中一个实施例中，所述根据所述基准码率对所述循环计数标识进行分组，得到标识组和所述标识组的控制参数，包括：
[0018]根据所述基准码率和所述传输码率，确定所述标识组的个数；
[0019]根据所述标识组的个数对所述循环计数标识进行分组，得到所述标识组。
[0020]在其中一个实施例中，所述在所述标识组中确定目标循环计数标识，包括：
[0021]获取与所述标识组对应的标识起始值和标识步长；
[0022]根据所述标识步长对所述标识起始值进行累加运算，得到所述标识组对应的标识组累加序列；
[0023]通过对所述标识组累加序列进行取模运算，得到所述目标循环计数标识。
[0024]在其中一个实施例中，所述标识组包括系统码标识组、第一校验码标识组和第二校验码标识组；所述根据所述循环计数标识，确定所述信号序列的输出信号地址，还包括：
[0025]根据所述循环计数标识，得到所述系统码标识组、所述第一校验码标识组和所述第二校验码标识组；
[0026]在所述系统码标识组中确定系统码标识、在所述第一校验码标识组中确定第一校验码标识、在所述第二校验码标识组中确定第二校验码标识；
[0027]根据所述系统码标识、所述第一校验码标识和所述第二校验码标识，确定所述信号序列的输出信号地址。
[0028]在其中一个实施例中，所述根据所述传输码率，生成所述信号序列对应的循环计数标识，包括：
[0029]根据所述传输码率，确定所述信号序列的循环计数因子；
[0030]根据所述循环计数因子，生成所述信号序列的所述循环计数标识。
[0031]在其中一个实施例中，所述根据所述传输码率，生成所述信号序列对应的循环计数标识，还包括：
[0032]通过将所述传输码率的分母与预设的倍数值相乘，得到所述信号序列的循环计数长度；
[0033]根据所述循环计数长度对所述信号序列进行循环计数，得到所述信号序列的所述循环计数标识。
[0034]一种解速率匹配装置，所述装置包括：
[0035]接收模块，用于接收信号序列；
[0036]码率获取模块，用于获取所述信号序列的传输码率；
[0037]标识生成模块，用于根据所述传输码率，生成所述信号序列对应的循环计数标识；
[0038]地址确定模块，用于根据所述循环计数标识，确定所述信号序列的输出信号地址；
[0039]信号提取模块，用于根据所述输出信号地址，从所述信号序列中提取与预设的基准码率相匹配的输出信号序列。
[0040]一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
[0041]接收信号序列；
[0042]获取所述信号序列的传输码率；
[0043]根据所述传输码率，生成所述信号序列对应的循环计数标识；
[0044]根据所述循环计数标识，确定所述信号序列的输出信号地址；
[0045]根据所述输出信号地址，从所述信号序列中提取与预设的基准码率相匹配的输出信号序列。
[0046]一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现以下步骤：
[0047]接收信号序列；
[0048]获取所述信号序列的传输码率；
[0049]根据所述传输码率，生成所述信号序列对应的循环计数标识；
[0050]根据所述循环计数标识，确定所述信号序列的输出信号地址；
[0051]根据所述输出信号地址，从所述信号序列中提取与预设的基准码率相匹配的输出信号序列。
[0052]上述解速率匹配方法、装置、计算机设备和存储介质，通过接收信号序列，获取信号序列的传输码率，根据传输码率生成信号序列对应的循环计数标识，可以根据传输码率确定与当前接收信号序列对应的循环计数标识；根据循环计数标识确定信号序列的输出信号地址，根据输出信号地址从信号序列中提取与预设的基准码率相匹配的输出信号序列，可以确定与基准码率相适应的输出信号地址，直接根据输出信号地址从信号序列中提取输出信号序列，避免复杂的输入输出地址控制过程和中间缓存，降低解速率匹配的复杂度、减少处理时延。
附图说明<本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种解速率匹配方法，其特征在于，所述方法包括：接收信号序列；获取所述信号序列的传输码率；根据所述传输码率，生成所述信号序列对应的循环计数标识；根据所述循环计数标识，确定所述信号序列的输出信号地址；根据所述输出信号地址，从所述信号序列中提取与预设的基准码率相匹配的输出信号序列。2.根据权利要求1所述的方法，其特征在于，所述根据所述循环计数标识，确定所述信号序列的输出信号地址，包括：根据所述基准码率对所述循环计数标识进行分组，得到标识组和所述标识组的控制参数；若所述标识组的控制参数与预设的使能值相匹配，则在所述标识组中确定目标循环计数标识；根据所述目标循环计数标识，确定所述信号序列的所述输出信号地址。3.根据权利要求2所述的方法，其特征在于，所述根据所述基准码率对所述循环计数标识进行分组，得到标识组和所述标识组的控制参数，包括：根据所述基准码率和所述传输码率，确定所述标识组的个数；根据所述标识组的个数对所述循环计数标识进行分组，得到所述标识组。4.根据权利要求2所述的方法，其特征在于，所述在所述标识组中确定目标循环计数标识，包括：获取与所述标识组对应的标识起始值和标识步长；根据所述标识步长对所述标识起始值进行累加运算，得到所述标识组对应的标识组累加序列；通过对所述标识组累加序列进行取模运算，得到所述目标循环计数标识。5.根据权利要求2所述的方法，其特征在于，所述标识组包括系统码标识组、第一校验码标识组和第二校验码标识组；所述根据所述循环计数标识，确定所述信号序列的输出信号地址，还包括：根据所述循环计数标识，得到所述系统码标识组、所述第一校验码标识组和所述第二校验码标...
【专利技术属性】
技术研发人员：彭剑，邓珂，
申请(专利权)人：广州海格通信集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。