半导体衬底配置结构制造技术

一种半导体衬底配置结构包括半导体衬底(10)，所述半导体衬底(10)包括介电绝缘层(11)和附接到所述介电绝缘层(11)的第一金属化层(111)，其中，所述第一金属化层(111)在垂直方向(z)上布置在所述介电绝缘层(11)上。所述半导体衬底配置结构还包括在垂直方向(z)上布置在所述第一金属化层(111)上的导电涂层(20)，使得所述第一金属化层(111)布置在所述导电涂层(20)与所述介电绝缘层(11)之间。在距所述导电涂层(20)的外周的第一距离(x1)内的水平平面(x

【技术实现步骤摘要】
半导体衬底配置结构


[0001]本公开涉及一种半导体衬底配置结构、特别涉及一种之上布置有金属层的半导体衬底配置结构。

技术介绍

[0002]功率半导体模块配置结构通常包括布置在壳体中的至少一个半导体衬底。包括多个半导体本体(例如，半桥配置中的两个IGBT)的半导体配置结构布置在至少一个衬底中的每个上。每个衬底通常包括衬底层(例如，陶瓷层)、沉积在衬底层的第一侧上的第一金属化层和沉积在衬底层的第二侧上的第二金属化层。例如，半导体本体安装在第一金属化层上。第二金属化层可以可选地附接到基板。可控半导体器件通常通过焊接或烧结技术安装到半导体衬底上。金属层可以布置在半导体本体与第一金属化层之间，例如，金属层形成将半导体本体机械地和电地耦接到半导体衬底的连接层。通常，薄的金属涂层布置在这种金属连接层与第一金属化层之间。当将金属涂层形成在半导体衬底上时，通常在紧邻金属涂层的第一金属化层中出现不希望的空腔。在形成金属涂层的过程已经完成之后，污染物可能会残留在不希望的空腔中。例如，这些污染物可以在将半导体本体安装在衬底上的随后的烧结过程期间以及在诸如清洁步骤的随后的工艺步骤期间释放出来，并且可能在生产线末端处导致半导体衬底的金属化层的不希望的氧化。这可能导致产量损失。
[0003]需要一种减少了生产线末端的产量损失的半导体衬底。

技术实现思路

[0004]一种半导体衬底配置结构包括：半导体衬底，所述半导体衬底包括介电绝缘层和附接到所述介电绝缘层的第一金属化层，其中，所述第一金属化层在垂直方向上布置在所述介电绝缘层上。所述半导体衬底配置结构还包括在垂直方向上布置在所述第一金属化层上的导电涂层，使得第一金属化层布置在所述导电涂层与所述介电绝缘层之间。在距导电涂层的外周的第一距离内的水平面中，第一金属化层不包括任何空腔或沟槽，或者仅包括在水平方向上具有小于10μm的最大宽度和在垂直方向上具有小于3μm的最大深度的空腔或沟槽。
[0005]参考以下附图和描述可以更好地理解本专利技术。附图中的构件不一定按比例绘制，而是将重点放在说明本专利技术的原理上。此外，在附图中，相似或相同的附图标记在不同的视图中指代对应的部分。
附图说明
[0006]图1是半导体衬底配置结构的剖视图。
[0007]图2A
‑
2C示意性地示出了用于形成半导体模块配置结构的常规工艺。
[0008]图3A
‑
3D示意性地示出了用于形成半导体衬底配置结构的示例性方法。
[0009]图4A和4B示出了当使用常规镀覆工艺时在形成金属涂层之前和之后的半导体衬
底配置结构的俯视图。
[0010]图5A和5B示出了当使用示例性镀覆工艺时在形成金属涂层之前和之后的半导体衬底配置结构的俯视图。
具体实施方式
[0011]在下面的详细描述中，参考了附图。附图示出了可以实践本专利技术的具体示例。应当理解的是，除非另外特别指出，否则结合各个示例描述的各个特征和原理可以彼此组合。在说明书以及权利要求书中，某些元件命名为“第一元件”、“第二元件”、“第三元件”等不应被理解为枚举。相反，此类命名仅仅用于称呼不同的“元件”。也就是说，例如，“第三元件”的存在不需要“第一元件”和“第二元件”必须存在。本文所述的半导体本体可以由(掺杂的)半导体材料制成，并且可以是半导体芯片或被包括在半导体芯片中。半导体本体具有电连接焊盘并且包括电极。
[0012]参考图1，示意性地示出了半导体衬底配置结构的剖视图。半导体衬底配置结构包括半导体衬底10。半导体衬底10包括介电绝缘层11、附接到介电绝缘层11的第一金属化层111和附接到介电绝缘层11的第二金属化层112。介电绝缘层11设置在第一与第二金属化层111、112之间。然而，半导体衬底10也可以仅包括第一金属化层111，而省略第二金属化层112。
[0013]第一和第二金属化层111、112中的每一个可以由以下材料中的一种组成或包括以下材料中的一种：铜；铜合金；铝；铝合金；在半导体衬底配置结构的操作期间保持固体的任何其它金属或合金。半导体衬底10可以是陶瓷衬底，即，介电绝缘层11是陶瓷、例如薄陶瓷层的衬底。陶瓷可以由以下材料中的一种组成或包括以下材料中的一种：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼；或任何其它介电陶瓷。例如，介电绝缘层11可以由以下材料中的一种组成或包括以下材料中的一种：Al2O3、AlN、SiC、BeO或Si3N4。例如，衬底10可以是例如直接铜结合(DCB：Direct Copper Bonding)衬底、直接铝结合(DAB：Direct Aluminum Bonding)衬底或活性金属钎焊(AMB：Active Metal Brazing)衬底。此外，衬底10可以是绝缘金属衬底(IMS：Insulated Metal Substrate)。例如，绝缘金属衬底通常包括这样的介电绝缘层11：所述介电绝缘层11包括(填充的)材料，例如环氧树脂或聚酰亚胺。例如，介电绝缘层11的材料可以填充有陶瓷颗粒。这样的颗粒可以包括例如Si2O、Al2O3、AlN或BN，并且可以具有在大约1μm至大约50μm之间的直径。衬底10也可以是具有非陶瓷介电绝缘层11的常规印刷电路板(PCB：Printed Circuit Board)。例如，非陶瓷介电绝缘层11可以由固化树脂组成或包括固化树脂。
[0014]通常，一个或多个半导体本体22可以布置在半导体衬底10上。布置在半导体衬底10上的半导体本体中的每个可以包括IGBT(绝缘栅双极晶体管：Insulated
‑
Gate Bipolar Transistor)、MOSFET(金属氧化物半导体场效应晶体管：Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor)、JFET(结场效应晶体管：Junction Field
‑
Effect Transistor)、HEMT(高电子迁移率晶体管)和/或任何其它合适的半导体元件。一个或多个半导体本体22可以在半导体衬底10上形成半导体配置结构。在图1所示的示例中，仅示意性地示出了一个半导体本体22。
[0015]图1中的半导体衬底10的第一金属化层111和第二金属化层112是连续层。然而，在
图1所示的配置结构中，第一金属化层111和/或第二金属化层112也可以是结构化层。“结构化层”是指第一或第二金属化层111、112不是连续层，而是在层的不同区段之间包括凹部。例如，不同的半导体本体22可以被安装到第一金属化层111的相同或不同的区段。第一金属化层111的不同的区段可以不具有电连接，或者可以使用电连接结构(未具体示出)、例如接合导线或接合带电连接到一个或多个其它区段。例如，电连接结构还可以包括连接板或导体轨，在此仅举这几个示例。
[0016]半导体本体22可以借助于导电连接层21电和机械地连接到半导体衬底10本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成半导体衬底配置结构的方法，所述方法包括：将掩模(30)形成在半导体衬底(10)上，所述半导体衬底(10)包括介电绝缘层(11)和布置在所述介电绝缘层(11)上的第一金属化层(111)，所述掩模(30)包括至少一个开口，其中，所述第一金属化层(111)布置在所述掩模(30)与所述介电绝缘层(11)之间；将导电涂层(20)形成在第一金属化层(111)上，其中，所述导电涂层(20)在所述至少一个开口中形成在所述第一金属化层(111)的那些未被掩膜(30)覆盖的区域上；以及在形成所述导电涂层(20)之后，将所述掩模(30)从半导体衬底(10)上去除，其中形成掩模(30)包括或者将均匀的材料层施加在所述第一金属化层(111)上而使得掩模(30)在与掩模(30)的边缘邻近的区域中在垂直方向(z)上的厚度(d30)等于所述掩模(30)的更远离所述边缘的区域在垂直方向(z)上的厚度(d32)，或者将所述掩模(30)的材料施加在所述第一金属化层(111)上而使得所述掩模(30)在与所述掩模(30)的边缘邻近的区域中的厚度(...

【专利技术属性】
技术研发人员：C，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：