半导体器件的双钝化层结构及其制备方法技术

本发明专利技术提供了一种半导体器件的双钝化层结构的制备工艺，包括如下步骤：提供半导体基板，所述半导体基板包括基板以及设置在所述基板上的金属阵列；在所述半导体基板的金属阵列所在的表面制备第一钝化层；在所述第一钝化层背离所述半导体基板的一侧表面沉积聚合物，制备第二钝化层；对所述第二钝化层覆盖所述金属阵列的区域进行光刻处理，得到间隔设置的第二钝化层，所述间隔设置的第二钝化层设置在所述金属阵列之间；对所述第一钝化层覆盖所述金属阵列的区域进行刻蚀处理，得到间隔设置的双钝化层结构，所述间隔设置的双钝化层结构设置在所述金属阵列之间，其中，未设置双钝化层结构的区域形成压焊窗口。本工艺简单，时间短，成本低。低。低。

【技术实现步骤摘要】
半导体器件的双钝化层结构及其制备方法


[0001]本专利技术涉及半导体工艺流程领域，尤其涉及一种半导体器件的双钝化层结构及其制备方法。

技术介绍

[0002]随着LED照明驱动IC的持续更新换代，产品性能价格比要求越来越高。这就要求芯片设计工艺也要持续更新，保证与之相匹配。其中，工艺流程要求设计恰当，为了节约成本，保证达到效果的同时，工艺流程要求尽量简化。
[0003]近年来，对于小功率LED Drive IC产品，已经是将超高压LDMOS器件集成在了Driver IC芯片之上，这需要用到BCD工艺，BCD工艺是指把双极器件和CMOS器件同时制作在同一芯片上，该工艺综合了双极器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，使其互相取长补短，发挥各自的优点。更为重要的，集成了DMOS功率器件，DMOS可以在开关模式下工作，功耗极低。不需要昂贵的封装和冷却系统就可以将大功率传递给负载。然而，BCD工艺对工艺流程的技术要求都提出了巨大的挑战。
[0004]其中，挑战主要体现在：一是UHVLDMOS的击穿电压很高，通常在700V以上，要求器件结构击穿特性好；二是UHVLDMOS的可靠性要求也比较高。基于以上两点，BCD的制备工艺均需要采用两层钝化层来实现器件的表面保护。目前，所述双层钝化保护结构的半导体工艺实现方法，是需要进行两次光刻工艺，所述两次光刻工艺包括如下步骤：将第一层钝化层依次进行沉积、光刻、刻蚀、去光阻；再将第二层钝化层依次进行沉积、光刻、刻蚀、去光阻，经过两次光刻处理，保证压焊窗口被刻开，该工艺流程复杂，工艺时间较长，影响了工艺的过程。

技术实现思路

[0005]本专利技术的目的在于提供一种半导体器件的双钝化层结构及其制备方法，旨在解决现有技术中半导体器件的双钝化层结构制备工艺流程复杂、耗费时间长的问题。
[0006]为实现上述专利技术目的，本专利技术采用的技术方案如下：
[0007]一种半导体器件的双钝化层结构的制备工艺，包括如下步骤：
[0008]提供半导体基板，所述半导体基板包括基板以及设置在所述基板上的金属阵列；在所述半导体基板的金属阵列所在的表面制备第一钝化层；
[0009]在所述第一钝化层背离所述半导体基板的一侧表面沉积聚合物，制备第二钝化层；
[0010]对所述第二钝化层覆盖所述金属阵列的区域进行光刻处理，得到间隔设置的第二钝化层，所述间隔设置的第二钝化层设置在所述金属阵列之间；
[0011]对所述第一钝化层覆盖所述金属阵列的区域进行刻蚀处理，得到间隔设置的双钝化层结构，所述间隔设置的双钝化层结构设置在所述金属阵列之间，其中，未设置双钝化层结构的区域形成压焊窗口。
[0012]以及，一种半导体器件结构，所述半导体器件结构包括半导体基板以及设置在所述半导体基板上的双钝化层，其中，所述半导体基板包括一基底以及设置在所述基板上的金属阵列；所述双钝化层包括设置在所述金属阵列之间，所述双钝化层包括依次设置在所述半导体基板上的第一钝化层和第二钝化层；且未设置双钝化层结构的区域形成压焊窗口。
[0013]本专利技术所述半导体器件的双钝化层结构的制备工艺，提供半导体基板，首先直接在在所述半导体基板的金属阵列所在的表面制备第一钝化层，其次是在所述第一钝化层背离所述半导体基板的一侧表面沉积聚合物，制备第二钝化层，接着，对所述第二钝化层覆盖所述金属阵列的区域进行光刻处理，通过光刻处理，能够对半导体晶片表面的第二钝化层进行开孔，以便进后续的加工，再以第二钝化层作为阻挡层，继续对第一钝化层进行刻蚀处理，由于以第二钝化层作为阻挡层，进而保护了其下方的材质不被刻蚀，该制备工艺采用了“单次光刻”的方法制备半导体器件的双钝化层结构，且保证所述间隔设置的双钝化层结构设置在所述金属阵列之间，其中，未设置双钝化层结构的区域形成压焊窗口，能够实现半导体器件的作用效果。与传统的进行“两次光刻得到双钝化层”的工艺相比，本专利技术所述的半导体器件的双钝化层结构的制备工艺仅需要“单次光刻”处理即可得到“双钝化层结构”，省去了对第一钝化层的光刻过程，直接对第二钝化层进行光刻处理，再以第二钝化层为阻挡层对第一钝化层进行刻蚀处理即可，工艺流程简单，耗费时间短，工艺加工成本低，有利于广泛应用。
[0014]本专利技术所提供的半导体器件结构，所述半导体器件结构包括半导体基板以及设置在所述半导体基板上的双钝化层，其中，所述半导体基板包括一基底以及设置在所述基板上的金属阵列；所述双钝化层包括设置在所述金属阵列之间，且所述双钝化层包括依次设置在所述半导体基板上的第一钝化层和第二钝化层；且未设置双钝化层结构的区域形成压焊窗口；；所提供的半导体器件的双钝化层结构的钝化保护效果优异，使所述半导体器件的双钝化层结构的适用性更广泛，使用更灵活。
附图说明
[0015]图1是本专利技术实施例1提供的半导体器件的双钝化层结构的制备工艺的流程图。
[0016]图2是本专利技术对比例1提供的半导体器件的双钝化层结构的制备工艺的流程图。
[0017]图3是利用本专利技术实施例1提供的半导体器件的双钝化层结构的制备工艺制备得到的半导体器件的双钝化层结构图。
具体实施方式
[0018]为使本专利技术实施例的目的、技术方案和技术效果更加清楚，下面将对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。结合本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0019]在本专利技术的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中，
“
多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0020]本专利技术实例提供一种半导体器件的双钝化层结构的制备工艺，包括如下步骤：
[0021]S01.提供半导体基板，所述半导体基板包括基板以及设置在所述基板上的金属阵列；在所述半导体基板的金属阵列所在的表面制备第一钝化层；
[0022]S02.在所述第一钝化层背离所述半导体基板的一侧表面沉积聚合物，制备第二钝化层；
[0023]S03.对所述第二钝化层覆盖所述金属阵列的区域进行光刻处理，得到间隔设置的第二钝化层，所述间隔设置的第二钝化层设置在所述金属阵列之间；
[0024]S04.对所述第一钝化层覆盖所述金属阵列的区域进行刻蚀处理，得到间隔设置的双钝化层结构，所述间隔设置的双钝化层结构设置在所述金属阵列之间，其中，未设置双钝化层结构的区域形成压焊窗口。
[0025]本专利技术所述半导体器件的双钝化层结构的制备工艺，提供半导体基板，首先直接在在所述半导体基板的金属阵列所在的表面制备第一钝化层，其次是在所述第一钝化层背离所述半导体基板的一侧表面沉积聚合物，制备第二钝化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的双钝化层结构的制备工艺，其特征在于，包括如下步骤：提供半导体基板，所述半导体基板包括基板以及设置在所述基板上的金属阵列；在所述半导体基板的金属阵列所在的表面制备第一钝化层；在所述第一钝化层背离所述半导体基板的一侧表面沉积聚合物，制备第二钝化层；对所述第二钝化层覆盖所述金属阵列的区域进行光刻处理，得到间隔设置的第二钝化层，所述间隔设置的第二钝化层设置在所述金属阵列之间；对所述第一钝化层覆盖所述金属阵列的区域进行刻蚀处理，得到间隔设置的双钝化层结构，所述间隔设置的双钝化层结构设置在所述金属阵列之间，其中，未设置双钝化层结构的区域形成压焊窗口。2.根据权利要求1所述的半导体器件的双钝化层结构的制备工艺，其特征在于，对所述第二钝化层覆盖所述金属阵列的区域进行光刻处理的步骤中，所述光刻处理包括如下步骤：对所述第二钝化层进行光刻胶涂布、曝光处理；对经曝光处理后的第二钝化层依次进行显影处理、光刻胶剥离处理以及第二钝化层固化处理，得到间隔设置的第二钝化层。3.根据权利要求2所述的半导体器件的双钝化层结构的制备工艺，其特征在于，对所述第二钝化层进行曝光处理的步骤中，以氟化氪作为光源，设置数值孔径0.6～0.7nm、焦深距离0.7～0.8μm、套刻精度65～70nm；控制分辨率为0.18～0.5μm，结合相移掩膜板技术进行曝光处理。4.根...

【专利技术属性】
技术研发人员：方绍明，李照华，戴文芳，
申请(专利权)人：深圳市明微电子股份有限公司，
类型：发明
国别省市：