信号延迟设备和在基于电磁波的测距仪中模拟空间距离的模拟器设备制造技术

技术编号:30203901 阅读:22 留言:0更新日期:2021-09-29 09:03
本发明专利技术涉及用于在基于电磁波的测距仪(8)中模拟空间距离的信号延迟设备(4)。本发明专利技术所基于的任务是提高距离分辨率。该任务通过一种信号延迟设备(4)解决,其具有解复用器(11)、D个延迟装置(12a

【技术实现步骤摘要】
【国外来华专利技术】信号延迟设备和在基于电磁波的测距仪中模拟空间距离的模拟器设备


[0001]本专利技术一方面涉及信号延迟设备,并且另一方面涉及用于在基于电磁波的测距仪中模拟空间距离的模拟器设备。

技术介绍

[0002]如果测距仪发射电磁波形式的测量信号以确定测距仪与对象之间的空间对象距离,接收所发射的测量信号在所述对象上的反射作为回波信号并且从发射的测量信号和接收的回波信号的特性中确定所述对象距离,则所述测距仪基于电磁波。这样的特性例如是信号的总渡越时间,即测量信号从测距仪到对象的渡越时间以及回波信号从对象到测距仪的渡越时间一起。对象距离的确定在测距仪中通过评估设备进行。测距仪通常被构造为不仅确定测距仪与对象之间的对象距离,而且例如从这样的信号中确定对象的大小以及测距仪与对象之间的相对速度。通常通过评估这样的信号中的多普勒效应来确定所述相对速度。
[0003]基于电磁波的测距仪例如是雷达测距仪和激光雷达测距仪。雷达测距仪基于射频范围内的电磁波,而激光雷达测距仪基于激光频率范围内的电磁波。
[0004]测距仪通常用于机动车辆。在此,对象是环境,并且在该环境中特别是其他道路参与者。机动车辆中雷达测距仪的电磁波的常见频率范围处于77GHz的频率周围。
[0005]测距仪以及特别是它们的评估设备当然也在开发期间接受测试。测试的目的之一是确保由测距仪确定的对象距离与实际对象距离相同。所述测试可以在真实环境中或者在模拟环境中进行。真实环境中的测试当然必须使用真实对象进行。这种测试既费时又昂贵,而且测量的可重复性通常受到来自环境的干扰的影响。模拟环境中的测试在模拟器中进行,其中当然也必须模拟对象。与真实环境中的测试相比,模拟环境中的测试省时、更便宜且可更好地重复。
[0006]所述模拟器还包括用于模拟空间距离的模拟器设备。所述模拟器设备具有接收器、模数转换器、信号延迟设备、数模转换器和发送器。所述接收器被构造为接收由测距仪以第一电磁波形式发射的测量信号,向下混合并输送到模数转换器。所述模数转换器被构造为将向下混合的测量信号转换为数据字流并输送到信号延迟设备。所述信号延迟设备被构造为延迟所述数据字流并将经过延迟的数据字流输送到数模转换器。通过所述信号延迟设备被构造为延迟所述数据字流,所述信号延迟设备被构造为模拟空间距离。所述数模转换器被构造为将经过延迟的数据字流转换为回波信号并输送到发送器。所述发送器被构造为向上混合所述回波信号并以第二电磁波的形式将所述回波信号发射回测距仪。所述向下混合和所述向上混合大多是互补的。通常所述向下混合通过向下混合器进行,而所述向上混合通过向上混合器进行。
[0007]因此,所述模拟器设备从接收的由测距仪发射的测量信号中产生具有延迟的回波信号并将该回波信号发射回测距仪。所述回波信号由测距仪接收,并且在由所述测距仪的
评估设备评估测量信号和回波信号期间,由所述模拟器设备的信号延迟设备添加的延迟增加了总渡越时间。带有这种模拟器设备的模拟器称为OTA设备,其中OTA代表空中传输(over the air),并且清楚地表明将真实的电磁波作为回波信号输送到测距仪,而不是将模拟的回波信号输送到例如所述测距仪的评估设备。
[0008]由所述信号延迟设备产生的延迟Δt总是指时间延迟,其在测距仪看来是渡越时间,因此可以通过设置延迟来设置测距仪与被模拟对象之间的距离Δd。由于总渡越时间不仅由延迟Δt给出,因此距离Δd由于延迟Δt而通常与对象距离不同。由于电磁波以光速c≈3

108m/s传播,因此所述距离是光速与延迟乘积的一半,即Δd=0.5cΔt。所述模拟器设备以及特别是所述延迟设备是实时设备,其中这些要求由电磁波的传播速度得到。
[0009]在模拟器中测试测距仪时,应当可以通过所述延迟任意预给定所述距离。为此,信号延迟设备必须能够产生任何延迟。具有数字延迟线路的数字信号延迟设备在现有技术中是已知的。本专利技术仅涉及数字信号延迟设备而不涉及模拟信号延迟设备。例如,数字延迟线路是用不同类型的IC实现的。例如,一种类型的IC是FPGA。FPGA是特别适合的,因为使用FPGA不仅可以实现数字延迟线路,还可以实现信号延迟设备的其他元件,而且通常也可以实现仿真器设备的其他元件。此外,与其他类型的IC相比,FPGA价格低廉并且可重新配置。然而,与其他类型的IC相比,FPGA的一个缺点是工作时钟f
A
较低。例如,如果在FPGA中实现了将数据字流延迟FPGA的一个工作时钟的延迟线路并且FPGA的工作时钟为f
A
=625MHz,则距离分辨率Δd=0.5

c

(l/f
A
)=24cm。这意味着由信号延迟设备产生的测距仪与被模拟对象之间的最小距离为24cm,并且只能是24cm的倍数。这个距离是额外的距离。

技术实现思路

[0010]本专利技术的任务是说明一种信号延迟设备和一种具有这种信号延迟设备的模拟器设备,其中至少减少了现有技术中展示的缺点,其中特别是包括提高了距离分辨率。
[0011]该任务在第一替代方案中通过根据权利要求1的信号延迟设备解决。
[0012]根据本专利技术的用于在基于电磁波的测距仪中模拟空间距离的信号延迟设备具有解复用器、D个延迟装置、D个附加延迟装置、复用器和控制装置。因此D是大于或等于1的整数。
[0013]所述解复用器具有一个解复用器输入端和D个解复用器输出端。D个延迟装置中的每一个都具有一个延迟输入端和一个延迟输出端。D个附加延迟装置中的每一个都具有一个附加延迟输入端和一个附加延迟输出端。复用器具有2

D个复用器输入端和一个复用器输出端。因此,复用器输入端的数量是解复用器输出端数量的两倍。
[0014]在D个延迟装置的每一个中,一方面所述延迟输入端和D个解复用器输出端之一经由输送信号路径相互连接,并且另一方面所述延迟输出端和2

D个复用器输入端之一经由延迟信号路径相互连接。在D个附加延迟装置中的每一个中,一方面所述附加延迟输入端与延迟信号路径之一连接,并且另一方面所述附加延迟输出端与2

D个复用器输入端之一经由附加延迟信号路径彼此连接。各个输送信号路径彼此分离,即不相互连接。这同样适用于各个延迟信号路径以及也适用于附加延迟信号路径。
[0015]所述解复用器被构造为将在解复用器输入端处外部传输速率为S的具有数据字的输入数据字流划分为D个内部传输速率分别为P=S/D的彼此交错的并行数据字流,并在D个
解复用器输出端处输出所述并行数据字流。诸如输入数据字流或每个并行数据字流的数据字流具有彼此串行跟随的数据字。因此数据字的时间序列是顺序的。一个数据字通常具有一位或多位作为信息载体。例如,一个数据字具有10位。因此,尽管数据字的传输是在时间上连续进行的,但一个数据字的位通常是同时传输的,即并行传输。诸如所述输送信号路径、所述延迟信号路径和所述附加延迟信号路径的信号路径被对应地构造为传输数据字。<本文档来自技高网
...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.用于在基于电磁波的测距仪(8)中模拟空间距离的信号延迟设备(4),其特征在于,

所述信号延迟设备(4)具有解复用器(11)、D个延迟装置(12a

12d)、D个附加延迟装置(13a

13d)、复用器(14)和控制装置(15),

所述解复用器(11)具有一个解复用器输入端(16)和D个解复用器输出端(17a

17d),

D个延迟装置(12a

12d)中的每一个都具有一个延迟输入端(18a

18d)和一个延迟输出端(19a

19d),

D个附加延迟装置(13a

13d)中的每一个都具有一个附加延迟输入端(20a

20d)和一个附加延迟输出端(21a

21d),

所述复用器(14)具有2

D个复用器输入端(22a

22h)和一个复用器输出端(23),

在D个延迟装置(12a

12d)的每一个中,一方面所述延迟输入端(18a

18d)和D个解复用器输出端(17a

17d)之一经由输送信号路径(24a

24d)相互连接,并且另一方面所述延迟输出端(19a

19d)和2

D个复用器输入端(22a

22h)之一经由延迟信号路径(25a

25d)相互连接,

在D个附加延迟装置(13a

13d)中的每一个中,一方面所述附加延迟输入端(20a

20d)与延迟信号路径(25a

25d)之一连接,并且另一方面所述附加延迟输出端(21a

21d)与2

D个复用器输入端(22a

22h)之一经由附加延迟信号路径(26a

26d)彼此连接,

所述解复用器(11)被构造为将在所述解复用器输入端(16)处外部传输速率为S的具有数据字的输入数据字流划分为D个内部传输速率分别为P=S/D的彼此交错的并行数据字流,并在D个解复用器输出端(17a

17d)处输出所述并行数据字流,

能够为D个延迟装置(12a

12d)中的每一个预给定转发延迟因子,并且D个延迟装置(12a

12d)中的每一个都被构造为将在所述延迟输入端(18a

18d)处相应并行数据字流中的每个数据字延迟转发延迟时间Δt
m
=m/P并在所述延迟输出端(19a

19d)处输出经过延迟的数据字,

D个附加延迟装置(13a

13d)中的每一个被构造为将在所述附加延迟输入端(20a

20d)处相应经过延迟的并行数据字流中的每个数据字延迟附加延迟时间Δt
z
=1/P,并在所述附加延迟输出端(21a

21d)处输出经过附加延迟的数据字,

能够为所述控制装置(15)预给定输出延迟因子,所述控制装置(15)被构造为从预给定的输出延迟因子n中确定转发延迟因子m,并向D个延迟装置(12a

12d)预给定所述转发延迟因子,并且操控所述复用器(14),使得在所述复用器输出端(23)处输出输出数据字流,所述输出数据字流对应于时间延迟为Δt=n/S的输入数据字流。2.根据权利要求1所述的信号延迟设备(4),其特征在于,所述延迟装置(12a

12d)中的至少一个和/或所述附加延迟装置(13a

13d)之一在FPGA中实现。3.根据权利要求1或2所述的信号延迟设备(4),其特征在于,所述控制装置(15)被构造为根据m=n/D确定所述转发延迟因子。4.根据权利要求1至3中任一项所述的信号延迟设备(4),其特征在于,D个附加延迟装置(13a

13d)中的至少一个具有f
P
=S/D的工作时钟。5.根据权利要求1至4中任一项所述的信号延迟设备(4),其特征在于,所述附加延迟装置(13a

13d)中的至少一个是延迟线路。
6.根据权利要求1至5中任一项所述的信号延迟设备(4),其特征在于,所述附加延迟装置(13a

13d)中的至少一个是触发器,优选地是D触发器。7.用于在基于电磁波的测距仪(8)中模拟空间距离的信号延迟设备(4),其特征在于,

所述信号延迟设备(4)具有解复用器(11)、D个延迟装置(12a

12d)、复用器...

【专利技术属性】
技术研发人员:J
申请(专利权)人:德斯拜思数字信号处理和控制工程有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1