一种具有增强的抗辐射性能的模拟集成电路加工方法技术

本发明专利技术提出了一种具有增强的抗辐射性能的模拟集成电路加工方法。所述方法包括：在硅衬底的隔离单晶区中形成含有源元件和无源元件的集成电路之后，将含有有源元件和无源元件的集成电路中的辐射敏感级联的晶体管制成复合形式的晶体管；通过α

【技术实现步骤摘要】
一种具有增强的抗辐射性能的模拟集成电路加工方法


[0001]本专利技术提出了一种具有增强的抗辐射性能的模拟集成电路加工方法，属于微电子


技术介绍

[0002]智能化社会急需高可靠高性能的电子元器件与集成电路，特别是需要对不变电离辐射具有增强的抗辐射性的模拟集成电路，但目前市场上可供选择的具有增强的抗辐射性的模拟集成电路十分稀少。现有的抗辐射性的线性及模拟集成电路，一般采用特殊的器件结构设计，如环栅结构，等来改进器件的抗辐射性能。通过复杂的电路与器件结构设计来改进集成电路的抗辐射性能会较大幅度地增加成本，并引入更多影响器件可靠性的因素。

技术实现思路

[0003]本专利技术提供了一种具有增强的抗辐射性能的模拟集成电路加工方法，本专利技术所述方法不仅可以用于硅基的双极与场效应器件以及相关的集成电路，而且可以推广应用于其它类型的抗辐射半导体器件与集成电路，如抗辐射化合物半导体器件与集成电路(如碳化硅(SiC),氮化镓(GaN),砷化镓(GaAs),等)。用以解决现有技术中具有抗辐射性能的集成电路非常稀少，且现有集成电路的抗辐本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有增强的抗辐射性能的模拟集成电路加工方法，其特征在于，所述方法包括：在硅衬底的隔离单晶区中形成含有源元件和无源元件的集成电路之后，将含有有源元件和无源元件的集成电路中的辐射敏感级联的晶体管制成复合形式的晶体管；通过α
‑
粒子对复合形式的晶体管进行辐照，将所述复合形式的晶体管的辐射缺陷引入发射极
‑
基极结来调节复合晶体管的增益系数；利用γ
‑
粒子辐照所述集成电路中的所有元件；在γ
‑
粒子辐照所有元件后，对所述集成电路进行稳定退火处理，所述稳定退火时间与形成所述集成电路过程中的原型退火时间一致。2.根据权利要求1所述模拟集成电路加工方法，其特征在于，所述在硅衬底的隔离单晶区中形成含有源元件和无源元件的集成电路，包括：在基质晶体的单晶硅区中通过氧化处理，在所述单晶硅区的表面上形成厚度约为0.6μm的氧化层，经过杂质扩散和再分布，接触的金属化与扩散形成双极晶体管和扩散电阻；在所述单晶硅区内形成为0.7
‑
0.8微米且掺杂浓度为2E17/cm2的区域，并且，所述双极晶体管和扩散电阻之间通过导电线连接，形成所述集成电路。3.根据权利要求1所述模拟集成电路加工方法，其特征在于，所述复合形式的晶体管包括第一晶体管和第二晶体管，所述复合形式的晶体管的增益通过如下公式进行确定：h21_e＝h21_e^1+h21_e^2+h21_e^1
×
h21_e^2其中，h21_e^1和h21_e^2分别表示第一晶体管和第二晶体管的增益。4.根据权利要求1所述模拟集成电路加工方法，其特征在于，通过α
‑
粒子对复合形式的晶体管进行辐照，包括：将带有集成电路的衬底放置在具有基于钚
‑
239同位素的α
‑
粒子源的辐照设备中；通过调节衬底表面和α
‑
粒子源之间的距离或通过采用α
‑
粒子衰减薄膜来减少α
‑
粒子的能量，从而使α
‑
粒子分布的最大值落在发射极p
‑
n结的布置深度上；利用α
‑
粒子对带有复合形式的晶体管的集成电路进行辐照。5.根据权利要求1或3所述模拟集成电路加工方法，其特征在于，所述α
‑
粒子的辐照通量为1E10/cm2至5E11/cm2。6.根据权利要求1所述模拟集成电路加工方法，其特征在于，所述γ
‑
粒子的辐照通量为5E16/cm2至5E17/cm2。7.根据权利要求1所述模拟集成电路加工方法，其特征在于，所述稳定退火的退火温度范围为180
‑
220℃。8.根据权利要求1所述模拟集成电路加工方法，其特征在于，所述方法还包括：在使用α
‑
粒子对复合形式的晶体管进行辐照之前，从所述集成电路的平面向衬底涂覆3μm厚的光致抗蚀剂层；通过光刻法形成组成晶体管的发射极区上方的窗口。9.根据权利要求1所述模拟集成电路加工方法，其特征在于，所述方法还包括：对被辐照的集成电路的电路参数进行控制，所述电路参数包括电压增益K
n
；输入电流偏置I
...

【专利技术属性】
技术研发人员：林和，牛崇实，洪学天，黄宏嘉，张维忠，
申请(专利权)人：弘大芯源深圳半导体有限公司，
类型：发明
国别省市：