提供一种能抑制产生芯基板的破裂而可靠性较高的封装用基板。封装用基板(100)具有：由脆性材料形成的芯基板(11)；在芯基板(11)的单面上或两面上形成的1个或多个绝缘层(21)；以及在绝缘层(21)上和/或绝缘层(21)内形成的1个或多个配线层(31)，芯基板(11)在比绝缘层(21)的外周部分更靠外侧的位置露出，绝缘层(21)被进行了倒角。(21)被进行了倒角。(21)被进行了倒角。
【技术实现步骤摘要】
【国外来华专利技术】封装用基板及其制造方法
[0001]本专利技术涉及封装用基板及其制造方法。
技术介绍
[0002]为了半导体芯片与母板之间的电连接而使用半导体封装用基板。另外，对于半导体封装用基板，还具有进行半导体芯片和供半导体封装安装的印刷配线板的热膨胀系数不同的桥接，提高系统的安装的接合可靠性的作用。根据这种作用，还将半导体封装用基板称为转接(interposer)基板等。另外，对于半导体封装用基板，使基板内的配线宽度、间距在各层发生变化，由此变换为半导体芯片、母板彼此间的配线宽度、配线间距而实现电连接。
[0003]近年来，为了在短期内开发高性能的系统，不仅使用当前的SoC(System on a Chip)，还使用在1个封装上构建大规模的系统的SiP(System in Package)。例如，还存在将CPU
·
GPU和大容量存储器等多个半导体芯片在1个封装用基板上彼此相邻地配置的情况、对芯片彼此堆叠而进行3维配置的方式。
[0004]然而，近年来的封装用基板的芯基板中，存在由虽然电特性优异但脆弱的材料(脆性材料)形成的基板。另外，已知在制作配线基板时，在芯基板上对多个与芯基板线膨胀系数不同的树脂层及配线层进行层叠，因此如果发生温度变化，则树脂层、配线层以及芯基板各自的膨胀量因线膨胀系数之差而变化，产生应力。在由容易引起破裂的脆性材料形成芯基板的情况下，有时由于该应力而产生芯基板的破裂(例如非专利文献1)。
[0005]作为不产生这种芯基板的破裂的方法，提出了如下构造，即，在包含芯基板、在该芯基板的单面或两面上形成的绝缘层、以及在该绝缘层上和/或以埋设于该绝缘层的方式形成的1个或多个配线层的封装用基板的形成有所述绝缘层的面的外周部分，设置有所述芯基板露出的露出部分(例如专利文献1)。能够通过设置有这种露出部分的构造而抑制应力施加于芯基板的剖切面，因此能够抑制产生以芯基板的剖切面为起点的损坏。
[0006]然而，根据这种方法，无法避免应力施加于芯基板表面，有可能以芯基板表面为起点而产生破裂。
[0007]非专利文献1：“Empirical investigations on Die Edge Defects Glass
‑
Panel Based Interposer for Advanced Packaging”Frank Wei，et，al，2015 Electronic Components&Technology Conference(2015)
[0008]专利文献1：日本特开2018
‑
116963公报
技术实现思路
[0009]因此，本专利技术的目的在于，提供一种能够抑制因温度变化等而产生以由脆性材料构成的芯基板的表面为起点并对可靠性造成影响的损坏(例如破裂)的情况的封装用基板及其制造方法。
[0010]为了解决上述问题，对抑制芯基板的破裂、尤其是以芯基板的表面为起点的破裂的产生进行潜心研究的结果，显然下面的方法较为有效。
[0011]本专利技术的一个方式是一种封装用基板，其特征在于，具有：由脆性材料形成的芯基板；在所述芯基板的单面上或两面上形成的1个或多个绝缘层；以及在所述绝缘层上和/或所述绝缘层内形成的1个或多个配线层，所述芯基板在比所述绝缘层的外周部分更靠外侧的位置露出，所述绝缘层进行了倒角。
[0012]另外，本专利技术的其他方式是一种封装用基板的制造方法，其特征在于，所述封装用基板具有：由脆性材料形成的芯基板；在所述芯基板的单面上或两面上形成的1个或多个绝缘层；以及在所述绝缘层上和/或所述绝缘层内形成的1个或多个配线层，所述芯基板在比所述绝缘层的外周部分更靠外侧的位置露出，所述封装用基板的制造方法包含针对所述封装用基板而对所述绝缘层进行倒角的工序。
[0013]专利技术的效果
[0014]根据本专利技术所涉及的封装用基板以及制造方法，能够提供抑制产生芯基板的破裂而可靠性较高的封装用基板。
附图说明
[0015]图1是表示本专利技术的第一实施方式所涉及的封装用基板的概略结构的俯视图。
[0016]图2是表示本专利技术的第一实施方式所涉及的封装用基板的概略结构的剖面图。
[0017]图3是表示本专利技术的第一实施方式所涉及的封装用基板的概略结构的剖面放大图。
[0018]图4是表示本专利技术的第二实施方式所涉及的封装用基板的概略结构的俯视图。
[0019]图5是表示本专利技术的第二实施方式所涉及的封装用基板的概略结构的剖面图。
[0020]图6是表示本专利技术的第二实施方式所涉及的封装用基板的概略结构的剖面放大图。
[0021]图7是表示本专利技术的第三实施方式所涉及的封装用基板的概略结构的俯视图。
[0022]图8是表示本专利技术的第三实施方式所涉及的封装用基板的概略结构的剖面图。
[0023]图9是表示本专利技术的第三实施方式所涉及的封装用基板的概略结构的剖面放大图。
[0024]图10是表示本专利技术的第四实施方式所涉及的封装用基板的概略结构的俯视图及剖面图。
[0025]图11是表示本专利技术的第五实施方式所涉及的封装用基板的概略结构的剖面图。
[0026]图12是对实施例1的封装用基板的单片化前的配线基板面板进行说明的剖面图。
[0027]图13是对实施例1的封装用基板的制造工序的配线基板面板的激光加工的工序进行说明的剖面图。
[0028]图14是对实施例1的封装用基板的制造工序的配线基板面板的切割加工的工序进行说明的剖面图。
[0029]图15是对基于切割刀片的实施例1的封装用基板的单片化的工序进行说明的剖面图。
[0030]图16是对实施例2的封装用基板的单片化前的配线基板面板进行说明的剖面图。
[0031]图17是对实施例3的封装用基板进行说明的俯视图及剖面图。
[0032]图18是对实施例4的封装用基板的倒角加工的工序进行说明的剖面图。
[0033]图19是对实施例4的封装用基板进行说明的剖面图。
[0034]图20是对对比例1的封装用基板进行说明的剖面图。
具体实施方式
[0035]下面，参照附图对本专利技术所涉及的封装用基板及其制造方法的实施方式详细进行说明。此外，下面所示的实施方式仅是本专利技术的一个例子，如果是本领域技术人员则能够适当地进行设计变更。
[0036]本专利技术的封装用基板是将基于层叠有绝缘层和配线层的层叠体(堆叠层)的配线基板进行了单片化的封装用基板。在本说明书中，“封装用基板”是指将配线基板进行了单片化的层叠体。另外，“配线基板”是指单片化之前的封装用基板连结的状态。
[0037](第一实施方式)
[0038]图1是本专利技术的第一实施方式所涉及的封装用基板100的俯视示意图。另外，图2是由图1中所示的A
‑
A线剖切的本实施方式所涉及的封装用基板100的剖面模式图。另外，图3是放大示出图2中本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种封装用基板，其特征在于，所述封装用基板具有：由脆性材料形成的芯基板；在所述芯基板的单面上或两面上形成的1个或多个绝缘层；以及在所述绝缘层上和/或所述绝缘层内形成的1个或多个配线层，所述芯基板在比所述绝缘层的外周部分更靠外侧的位置露出，所述绝缘层被进行了倒角。2.根据权利要求1所述的封装用基板，其特征在于，所述绝缘层的剖面形状的至少一部分为圆弧形状。3.根据权利要求2所述的封装用基板，其特征在于，所述绝缘层的剖面的所述圆弧形状的曲率半径，大于或等于所述绝缘层的膜厚的1/20。4.根据权利要求1所述的封装用基板，其特征在于，所述绝缘层的剖面形状具有多阶构造。5.根据权利要求4所述的封装用基板，其特征在于，所述绝缘层的多阶构造从所述芯基板观察的第1阶的厚度小于或等于50μm。6.根据权利要求1至5中任一项所述的封装用基板，其特征在于，所述绝缘层的平面形状的角部具有圆弧形状。7.根据权利要求1至6中任一项所述的封装用基板，其特征在于，所述配线层中内至少在所述芯基板的表面形成的配线层的厚度小于或等于10μm。8.根据权利要求1至7中任一项所述的封装用基板，其特征在于，在将所述绝缘层中实施了倒角的区域定义为倒角部的情况下，所述绝缘层具有：包含所述倒角部在内的第1部位；以及位于该第1部位与所述芯基板之间的第2部位。9.根据权利要求1至8中任一项所述的封装用基板，其特征在于，在将所述绝缘层中实施了倒角的区域定义为倒角部的情况下，所述倒角部设置于所述绝缘层的平面形状的直线部。10.根据权利要求1至9中任一项所述的封装用基板，其特征在于，所述芯基板为玻璃。11.一种封装用基板的制造方法，其特征在于，所述封装用基板具有：由脆性材料形成的芯基板；在所述芯基板的单面上或两面上形成的1个或多个绝缘层；以及在所述绝缘层上和/或所述绝缘层内形成的1个或多个配线层，所述芯基板在比所述绝缘层的外周部分更靠外侧的位置露出，所述封装用基板的制造方法包含针对所述封装用基板而对所述绝缘层进行倒角的工序。12.根据权利要求11所述的封装用基板的制造方法，其特征在于，所述...
【专利技术属性】
技术研发人员：梅村优树，小林茜，
申请(专利权)人：凸版印刷株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。