【技术实现步骤摘要】
半导体装置
[0001]相关申请
[0002]本申请享受以日本专利申请2020-50790号(申请日：2020年3月23日)作为基础申请的优先权。本申请通过参照该基础申请包括基础申请的全部内容。
[0003]实施方式涉及半导体装置。
技术介绍
[0004]电力变换用半导体装置要求具有较高的破坏耐量。
技术实现思路
[0005]实施方式提供对短路电流具有高破坏耐量的半导体装置。
[0006]实施方式的半导体装置具备：半导体部；第1电极，设置于所述半导体部的背面上；第2电极，设置于所述半导体部的表面侧；以及第1控制电极以及第2控制电极，在所述第2电极与所述半导体部之间配置于在所述半导体部设置的沟槽的内部。所述第1控制电极通过第1绝缘部与所述半导体部电绝缘。所述第2控制电极与所述第1控制电极一起配置于所述沟槽的内部，在沿着所述半导体部的所述表面的方向上，与所述第1控制电极并排，通过第2绝缘部与所述半导体部电绝缘，并通过第3绝缘部与所述第1控制电极电绝缘。所述半导体部包括第1导电型的第1层、第...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，具备：半导体部；第1电极，设置于所述半导体部的背面上；第2电极，设置于所述半导体部的表面侧；第1控制电极，在所述第2电极与所述半导体部之间，配置于在所述半导体部设置的沟槽的内部，并通过第1绝缘部与所述半导体部电绝缘；以及第2控制电极，与所述第1控制电极一起配置于所述沟槽的内部，在沿着所述半导体部的所述表面的方向上，沿着所述沟槽的内壁与所述第1控制电极并排，通过第2绝缘部与所述半导体部电绝缘，并通过第3绝缘部与所述第1控制电极电绝缘，所述半导体部包括第1导电型的第1层、第2导电型的第2层、所述第1导电型的第3层、所述第2导电型的第4层、以及所述第2导电型的第5层，所述第1层在所述第1电极与所述第2电极之间延伸，所述沟槽从所述半导体部的所述表面延伸到所述第1层中，所述第2层设置于所述第1层与所述第2电极之间，隔着所述第1绝缘部与所述第1控制电极相对，并隔着所述第2绝缘部与所述第2控制电极相对，所述第3层选择性地设置于所述第2层与所述第2电极之间，与所述第1绝缘部接触，与所述第2电极电连接，所述第4层选择性地设置于所述第2层与所述第2电极之间，包含浓度比所述第2层的第2导电型杂质的浓度高的第2导电型杂质，与所述第2电极电连接，所述第5层设置于所述第1层与所述第1电极之间，与所述第1电极电连接，所述第3层与所述第1层的间隔比所述第4层与所述第1层的间隔窄。2.根据权利要求1所述的半导体装置，其中，还具备：层间绝缘膜，将所述第1控制电极及所述第2控制电极与所述第2电极电绝缘；第1布线，设置于所述层间绝缘膜中，并与所述第1控制电极电连接；以及第2布线，设置于所述层间绝缘膜中，并与所述第2控制电极电连接，所述第2电极具有连接部，该连接部贯穿所述层间绝缘膜，并与所述半导体部的所述第3层及所述第4层接触。3.根据权利要求1所述的半导体装置，其中，所述第3层包括与所述第2绝缘部接触的部分。4.根据权利要求1所述的半导体装置，其中，所述第3层设置有多个，所述多个第3层中的1个与所述第1绝缘部接触，另1个与所述第2绝缘部接触。5.根据权利要求1所述的半导体装置，其中，所述第4层与所述第2绝缘部接触。6.根据权利要求1所述的半导体装置，其中，所述第2层包括位于所述第4层与所述第1绝缘部之间的部分。7.根据权利要求1所述的半导体装置，其中，所述第2层包括位于所述第4层与所述第2绝缘部之间的部分。8.根据权利要求1所述的半导体装置，其中，
多个所述第1控制电极及多个所述第2控制电极设置于所述沟槽的内部，所述第1控制电极及所述第2控制电极沿着所述沟槽的所述内壁交替配置。9.根据权利要求1所述的半导体装置，其中，所述半导体部还包括：第1导电型的第6层，设置于所述第1层与所述第5层之间，包含浓度比所述第1层的第1导电...
【专利技术属性】
技术研发人员：诹访刚史，末代知子，岩鍜治阳子，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。