一种适用于数字隔离器的分析方法技术

本发明专利技术提供了一种适用于数字隔离器的分析方法，包括，输入1ns的脉冲信号至数字隔离器；通过数字隔离器的输入端的降噪模块滤除脉冲信号中的干扰信号；利用设计的滤波电路将脉冲信号分为高频信号和低频信号；结合反相器、看门狗定时器电路和场效应管搭建刷新电路，利用刷新电路定期刷新高频信号和低频信号，获得第一信号；构建编解码模块，提取第一信号的边沿信息并输出对应的解码脉冲信号；设置仿真参数，对解码脉冲信号进行仿真分析。本发明专利技术通过设计降噪模块滤除了脉冲信号中大部分干扰信号，并通过改进的滤波电路进一步滤除信号中的噪声；同时通过设计刷新电路，降低了编码的误码率；最后通过编解码模块实现了信号的快速准确传输。确传输。确传输。

【技术实现步骤摘要】
一种适用于数字隔离器的分析方法


[0001]本专利技术涉及集成电路的
，尤其涉及一种适用于数字隔离器的分析方法。

技术介绍

[0002]数字隔离器被广泛应用于工业控制、汽车电子、医疗电子等各种需要对高压域和低压域进行隔离的场合，以保护在低压域的系统和用户免受高压域的电压伤害。在工业电子领域中，电子设备需要在强磁场、高浪涌、大噪声等非常严苛的环境中稳定的可靠的工作。在这种严苛的环境中保证要数字隔离器持续传输准确的数据，对数字隔离器电路的设计提出了很大的挑战。
[0003]常见的数字隔离器有光耦隔离器、电容隔离器、磁耦数字隔离器等，传统的光耦数字隔离器其工作原理是利用光和电进行转换来传输信号，在功耗、传输速率上存在明显的缺陷，其不能传输高速数据，功耗较高；而电容隔离器能够传输高频信号，但难以传输低频信号，磁耦数字隔离器不使用LED，消除了光耦隔离器的部分可靠性问题，改善了绝缘能力，但由于磁耦数字隔离器的接收元件较为敏感，易受容性耦合效应影响，从而导致其在使用过程中失效。

技术实现思路

[0004]本专利技术实施例提供一种适用于数字隔离器的分析方法，能够对解决传统的数字隔离器存在的数据传输错误、传输时间长及功耗大的问题。
[0005]为解决上述技术问题，本专利技术提供如下技术方案，包括：输入1ns的脉冲信号至数字隔离器；通过数字隔离器的输入端的降噪模块滤除脉冲信号中的干扰信号；利用设计的滤波电路将脉冲信号分为高频信号和低频信号；结合反相器、看门狗定时器电路和场效应管搭建刷新电路，利用所述刷新电路定期刷新所述高频信号和低频信号，获得第一信号；构建编解码模块，提取第一信号的边沿信息并输出对应的解码脉冲信号；设置仿真参数，对所述解码脉冲信号进行仿真分析。
[0006]本专利技术实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，所述降噪模块包括施密特触发器和D触发器；通过所述施密特触发器的迟滞比较器抑制脉冲信号中的噪声，而后通过所述D触发器延迟脉冲信号的翻转时间，进而滤除所述脉冲信号中的干扰信号。
[0007]本专利技术实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，所述D触发器包括，所述D触发器内嵌延迟单元，所述延迟单元分别由两个PMOS管和三个NMOS管构成，其中，PMOS管A与PMOS管B串联连接，NMOS管A分别与NMOS管B和所述PMOS管B串联、并联连接，所述NMOS管C与NMOS管A串联连接。
[0008]本专利技术实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，所述滤波电路包括瞬态抑制二极管和RC高通滤波器；通过所述瞬态抑制二极管驱动所述RC高通滤波器对电容进行充电，通过所述RC高通滤波器滤除脉冲信号中小于5μs的
脉冲信号，以划分为所述高频信号和低频信号。
[0009]本专利技术实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，所述刷新电路包括，通过所述反相器将所述高频信号和低频信号进行反转处理；而后通过所述场效应管将反转的高频信号和低频信号放大，并将放大信号输入至所述看门狗定时器电路，通过所述看门狗定时器电路输出所述第一信号。
[0010]本专利技术实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，所述看门狗定时器电路包括，设置刷新周期为1μs；若所述放大信号不是直流信号，则通过看门狗定时电器电路的输入端PF进行跳变所述放大信号，获得高电平信号；否则，不做任何处理。
[0011]本专利技术实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，所述编解码模块包括编码电路和解码电路；所述编码电路包括所述反相器、RS锁存器和与非门；若所述第一信号为所述高电平信号，则通过所述RS锁存器对所述第一信号添加延时时间，而后通过反相器获得下降沿信号；否则，则通过所述反相器和所述与非门获得第二信号；将所述第二信号和所述下降沿信号进行合成，获得编码信号，所述第一信号的边沿信息。
[0012]本专利技术实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，所述解码电路包括所述看门狗定时器电路、三态缓冲器、积分型单稳态电路和D触发器；设置看门狗定时器电路的定时时间为1μs，将所述编码信号输入至所述解码电路，通过所述积分型单稳态电路生成第三信号，并将所述第三信号发送至所述D触发器，利用所述D触发器的CLK端触发上升沿，输出解码脉冲信号。
[0013]本专利技术实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，所述数字隔离器包括，通过封装键合线将两个电容进行串联连接，作为数字隔离器的隔离栅。
[0014]本专利技术实施例提供一种适用于数字隔离器的分析方法，可选地，其一种可能实现方式中，还包括，加入0.7V的三角波和锯齿波干扰信号。
[0015]本专利技术的有益效果：本专利技术通过设计隔离栅，有效地提高了数字隔离器的耐压能力；通过设计降噪模块滤除掉脉冲信号中大部分干扰信号，并通过改进的滤波电路进一步滤除信号中的噪声；同时通过设计刷新电路定期刷新脉冲信号，降低了编码的误码率；最后通过编解码模块实现了信号的快速准确传输。
附图说明
[0016]图1为本专利技术第一个实施例所述的一种基于滤波器的通信方法的流程示意图；图2为本专利技术第一个实施例所述的一种基于滤波器的通信方法的滤波电路结构示意图；图3为本专利技术第一个实施例所述的一种基于滤波器的通信方法的刷新电路结构示意图；图4为本专利技术第一个实施例所述的一种基于滤波器的通信方法的编码信号仿真波形示意图；图5为本专利技术第二个实施例所述的一种基于滤波器的通信方法的方波波形示意
图。
具体实施方式
[0017]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0018]本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
[0019]应当理解，在本专利技术的各种实施例中，各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本专利技术实施例的实施过程构成任何限定。
[0020]应当理解，在本专利技术中，“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于数字隔离器的分析方法，其特征在于，包括：输入1ns的脉冲信号至数字隔离器；通过数字隔离器的输入端的降噪模块滤除脉冲信号中的干扰信号；利用设计的滤波电路将脉冲信号分为高频信号和低频信号；结合反相器、看门狗定时器电路和场效应管搭建刷新电路，利用所述刷新电路定期刷新所述高频信号和低频信号，获得第一信号；构建编解码模块，以提取第一信号的边沿信息并输出对应的解码脉冲信号；设置仿真参数，对所述解码脉冲信号进行仿真分析。2.根据权利要求1所述的适用于数字隔离器的分析方法，其特征在于，所述降噪模块包括施密特触发器和D触发器；通过所述施密特触发器的迟滞比较器抑制脉冲信号中的噪声，而后通过所述D触发器延迟脉冲信号的翻转时间，进而滤除所述脉冲信号中的干扰信号。3.根据权利要求2所述的适用于数字隔离器的分析方法，其特征在于，所述D触发器包括，所述D触发器内嵌延迟单元，所述延迟单元分别由两个PMOS管和三个NMOS管构成，其中，PMOS管A与PMOS管B串联连接，NMOS管A分别与NMOS管B和所述PMOS管B串联、并联连接，所述NMOS管C与NMOS管A串联连接。4.根据权利要求1或2所述的适用于数字隔离器的分析方法，其特征在于，所述滤波电路包括瞬态抑制二极管和RC高通滤波器；通过所述瞬态抑制二极管驱动所述RC高通滤波器对电容进行充电，通过所述RC高通滤波器滤除脉冲信号中小于5μs的脉冲信号，以划分为所述高频信号和低频信号。5.根据权利要求4所述的适用于数字隔离器的分析方法，其特征在于，所述刷新电路包括，通过所述反相器将所述高频信号和低频信号进行反转处理；而后通过所述场...

【专利技术属性】
技术研发人员：马少华，徐秀兵，
申请(专利权)人：南京志杰通信技术有限公司，
类型：发明
国别省市：