【技术实现步骤摘要】
【国外来华专利技术】用于具有优化的接收器处理的增强型车辆到一切使用案例的NR侧链路同步信号的设计
[0001]相关申请的交叉引用
[0002]本申请要求2019年2月14日提交的美国临时申请第62/805,918号的权益，该申请据此全文以引用方式并入以用于所有目的。
技术介绍
[0003]各种实施方案/方面整体可涉及无线通信领域。
技术实现思路
[0004]本公开描述了用于无线通信系统的用户装备(UE)或其装置。该UE包括处理器电路，该处理器电路被配置为确定至少一个S
‑
PSS信号的至少一个侧链路主同步信号(S
‑
PSS)序列。该至少一个S
‑
PSS序列不同于主同步信号(PSS)序列。该处理器电路被配置为确定至少一个S
‑
SSS信号的至少一个侧链路辅同步信号(S
‑
SSS)序列。该处理器电路被配置为确定对应于子载波间隔(SCS)的该至少一个S
‑
PSS信号的多个S
‑
PSS符号和对应于该SCS的该至少一个S
‑
SSS信号的多个S
‑
SSS符号。该SCS可与物理资源块(PRB)分配大小相关联。该UE设备还包括无线电前端电路，该无线电前端电路耦接到该处理器电路，并且被配置为在对应于该至少一个S
‑
PSS序列的该至少一个S
‑
PSS信号的所确定的多个S
‑
PSS符号之后，向另一个UE传输对应于该至少一个S
‑>SSS序列的该至少一个S
‑
SSS信号的所确定的多个S
‑
SSS符号。在实施方案/方面中，可基于该SCS针对侧链路同步信号块(S
‑
SSB)将该PRB分配大小设置为最多11个PRB。在实施方案/方面中，该至少一个S
‑
PSS序列的长度或该至少一个S
‑
SSS序列的长度等于5G的Uu接口的主同步信号(PSS)序列或辅同步信号(SSS)序列的长度。
[0005]本公开还描述了由用于无线通信系统的用户装备(UE)执行的方法。该方法包括确定至少一个S
‑
PSS信号的至少一个侧链路主同步信号(S
‑
PSS)序列。该至少一个S
‑
PSS序列不同于主同步信号(PSS)序列。该方法包括确定至少一个S
‑
SSS信号的至少一个侧链路辅同步信号(S
‑
SSS)序列。该方法包括确定对应于子载波间隔(SCS)的该至少一个S
‑
PSS信号的多个S
‑
PSS符号和对应于该SCS的该至少一个S
‑
SSS信号的多个S
‑
SSS符号。该SCS可与物理资源块(PRB)分配大小相关联。该方法包括在对应于该至少一个S
‑
PSS序列的该至少一个S
‑
PSS信号的所确定的多个S
‑
PSS符号之后，向另一个UE传输对应于该至少一个S
‑
SSS序列的该至少一个S
‑
SSS信号的所确定的多个S
‑
SSS符号。在实施方案/方面中，可基于该SCS针对侧链路同步信号块(S
‑
SSB)将该PRB分配大小设置为最多11个PRB。在实施方案/方面中，该至少一个S
‑
PSS序列的长度或该至少一个S
‑
SSS序列的长度等于5G的Uu接口的主同步信号(PSS)序列或辅同步信号(SSS)序列的长度。
[0006]本公开还描述了包括计算机指令的计算机可读介质(CRM)，这些计算机指令将由无线通信系统的用户装备(UE)的一个或多个处理器执行。该计算机指令致使该一个或多个处理器确定至少一个S
‑
PSS信号的至少一个侧链路主同步信号(S
‑
PSS)序列，其中该至少一个S
‑
PSS序列不同于主同步信号(PSS)序列。该指令致使该UE的该一个或多个处理器确定至
少一个S
‑
SSS信号的至少一个侧链路辅同步信号(S
‑
SSS)序列。该指令致使该UE的该一个或多个处理器确定对应于子载波间隔(SCS)的该至少一个S
‑
PSS信号的多个S
‑
PSS符号和对应于该SCS的该至少一个S
‑
SSS信号的多个S
‑
SSS符号。该SCS可与物理资源块(PRB)分配大小相关联。该指令致使该UE的该一个或多个处理器在对应于该至少一个S
‑
PSS序列的该至少一个S
‑
PSS信号的所确定的多个S
‑
PSS符号之后，向另一个UE传输对应于该至少一个S
‑
SSS序列的该至少一个S
‑
SSS信号的所确定的多个S
‑
SSS符号。
附图说明
[0007]图1描绘了根据一些实施方案/方面的针对不同参数集的侧链路同步资源的示例性结构。
[0008]图2描绘了根据一些实施方案/方面的S
‑
PSS、S
‑
SSS或PSBCH和PSBCH DMRS模式的侧链路物理结构的示例。
[0009]图3描绘了根据一些实施方案/方面的示例性过程。
[0010]图4描绘了根据一些实施方案/方面的网络的系统的架构。
[0011]图5描绘了根据一些实施方案/方面的包括第一核心网的系统的架构。
[0012]图6描绘了根据一些实施方案/方面的包括第二核心网的系统的架构。
[0013]图7描绘了根据各种实施方案/方面的基础设施装备的示例。
[0014]图8描绘了根据各种实施方案/方面的平台的示例性部件。
[0015]图9描绘了根据一些实施方案/方面的基带电路和射频电路的示例性部件。
[0016]图10描绘了根据各种实施方案/方面的可用于各种协议栈的各种协议功能的图示。
[0017]图11示出了根据各种实施方案/方面的核心网的部件。
[0018]图12是示出了根据一些示例性实施方案/方面的用于支持网络功能虚拟化(NFV)的系统的部件的框图。
[0019]图13描绘了示出根据一些示例性实施方案/方面的能够从机器可读介质或计算机可读介质(例如，非暂态机器可读存储介质)读取指令并执行本文所讨论的方法中的任何一种或多种的部件的框图。
具体实施方式
[0020]以下具体实施方式涉及附图。在不同的附图中可使用相同的附图标号来识别相同或相似的元件。在以下描述中，出于说明而非限制的目的，阐述了具体细节，诸如特定结构、架构、接口、技术等，以便提供对各各种实施方案/方面的各个方面的透彻理解。然而，对于受益于本公开的本领域技术人员显而易见的是，可以在背离这本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种用于无线通信系统的装置，所述装置包括：处理器电路，所述处理器电路被配置为：确定至少一个S
‑
PSS信号的至少一个侧链路主同步信号(S
‑
PSS)序列，其中所述至少一个S
‑
PSS序列不同于主同步信号(PSS)序列；确定至少一个S
‑
SSS信号的至少一个侧链路辅同步信号(S
‑
SSS)序列；确定对应于子载波间隔(SCS)的所述至少一个S
‑
PSS信号的多个S
‑
PSS符号；以及确定对应于所述SCS的所述至少一个S
‑
SSS信号的多个S
‑
SSS符号；以及无线电前端电路，所述无线电前端电路耦接到所述处理器电路并被配置为：在对应于所述至少一个S
‑
PSS序列的所述至少一个S
‑
PSS信号的所确定的多个S
‑
PSS符号之后，向另一个装置传输对应于所述至少一个S
‑
SSS序列的所述至少一个S
‑
SSS信号的所确定的多个S
‑
SSS符号，其中所述SCS与物理资源块(PRB)分配大小相关联。2.根据权利要求1所述的装置，其中所述处理器电路被进一步配置为：基于所述SCS针对侧链路同步信号块(S
‑
SSB)将所述PRB分配大小设置为最多11个PRB。3.根据权利要求1所述的装置，其中所述至少一个S
‑
PSS序列的长度或所述至少一个S
‑
SSS序列的长度等于5G的Uu接口的主同步信号(PSS)序列或辅同步信号(SSS)序列的长度。4.根据权利要求1所述的装置，其中所述处理器电路被进一步配置为：应用与应用于主同步信号(PSS)序列或辅同步信号(SSS)序列的循环移位不同的循环移位和/或将时间反转映射应用于所述PSS序列或所述SSS序列。5.根据权利要求4所述的装置，其中所述处理器电路被进一步配置为：使用互反多项式来确定所述至少一个S
‑
PSS序列或所述至少一个S
‑
SSS序列。6.根据权利要求1所述的装置，其中所述无线电前端电路被进一步配置为：在侧链路同步突发或侧链路时隙的开始或侧链路同步资源内的任何符号位置，传输彼此相邻的所确定的多个S
‑
PSS符号和/或所确定的多个S
‑
SSS符号。7.根据权利要求1所述的装置，其中所述无线电前端电路被进一步配置为：在传输所确定的多个S
‑
PSS符号和所确定的多个S
‑
SSS符号之后，传输所述S
‑
SSB的物理侧链路广播信道(PSBCH)资源元素(RE)的至少一个符号。8.根据权利要求7所述的装置，其中所述PSBCH RE包括系统帧号、侧链路直传帧号(DFN)、时隙号、同步源的类型、S
‑
SSB索引、同步跳和/或一个或多个物理层参数。9.根据权利要求1所述的装置，其中所述至少一个S
‑
SSS序列包括侧链路同步ID信息。10.一种方法，包括：在用于无线通信系统的用户装备(UE)处确定至少一个S
‑
PSS信号的至少一个侧链路主同步信号(S
‑
PSS)序列，其中所述至少一个S
‑
PSS序列不同于主同步信号(PSS)序列；在所述UE处确定至少一个S
‑
SSS信号的至少一个侧链路辅同步信号(S
‑
SSS)序列；在所述UE处确定对应于子载波间隔(SCS)的所述至少一个S
‑
PSS信号的多个S
‑
PSS符号；在所述UE处确定对应于所述SCS的所述至少一个S
‑
SSS信号的多个S
‑
SSS符号；以及在对应于所述至少一个S
‑
PSS序列的所述至少一个S
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。