三维电路的形成制造技术

公开了用于由嵌入在基板中的两个层的导体形成电路的装置、方法和系统。基板的两个层的部分和导体的部分被去除，形成穿过两个层和导体的腔体。阻隔材料沿腔体壁沉积。阻隔材料的一部分和基板的相邻层被去除，形成与导体的一部分接触的另一个腔体。然后通过导电金属对第二腔体的表面进行无电镀以形成电路的部分。第二腔体的表面进行无电镀以形成电路的部分。第二腔体的表面进行无电镀以形成电路的部分。

【技术实现步骤摘要】
【国外来华专利技术】三维电路的形成
[0001]本申请要求于2018年12月17日提交的美国临时专利第62/780,842号的权益，该专利的全部内容通过引用并入本文。


[0002]本专利技术的领域涉及用于分离基板上的电路的方法和系统。

技术介绍

[0003]以下描述包括可能有助于理解本专利技术的信息。不承认此处提供的任何信息是现有技术或与当前要求保护的专利技术相关，也不承认特别或隐含引用的任何出版物是现有技术。
[0004]无电金属沉积使用氧化还原反应在基板上沉积金属层而无需电流通过。在这个过程中，一些类型的金属可以用作金属沉积的催化剂。例如，钯、铂和银是众所周知的用于在基板上引发无电金属沉积的催化剂。催化剂促进从金属盐溶液中引发和随后沉积无电金属(例如铜、锡等)。催化剂可以以各种形式产生并沉积在基板上(例如，钯可以沉积为胶体钯、离子钯等)。
[0005]然而，当表面被电镀阻隔材料覆盖时，可以禁止无电金属镀。因此，电镀阻隔材料可用于保护不应进行金属镀的区域，也可用于将导体层与另一导体层隔开，金属镀阻隔材料位于它们之间。
[0006]Boyd的美国专利5353923公开了使用机械沟槽分离电导体。虽然这种方法是分离电导体的最简单方法，但机械沟槽可能会对靠近沟槽沉积的金属造成损坏。本文中标识的所有出版物均以相同程度通过引用方式并入，就好像每个单独的出版物或专利申请被具体地和单独地指示为以引用方式并入。如果并入的参考文献中术语的定义或用途与本文提供的该术语的定义不一致或相反，则应用本文提供的该术语的定义，而不应用参考文献中该术语的定义。
[0007]Wong的美国专利6723600公开了使用光刻胶材料分离电导体。在这种方法中，光刻胶涂覆在负电路图案上，然后在基板上沉积金属。金属仅沉积在未被光刻胶覆盖的区域上。因此，光刻胶可以通过在金属沉积之间存在光刻胶来分离金属沉积。最后，在光刻胶上施加激光照射以将其去除。因此，光刻胶被物理地施加到基板上并从基板上去除。
[0008]因此，仍然需要用于通过化学活性镀阻隔材料分离基板上的导电层的改进的方法和系统。

技术实现思路

[0009]本专利技术的主题提供了用于化学分离基板上的导电层的设备、系统和方法。该方法的优选实施例包括在基板中嵌入第一导体层(例如，导电金属)的步骤。从另一个角度来看，导体层嵌入在基板中，使得基板的第一层和第二层位于导体层的两侧(例如，上方和下方)。第一导体层选自钯、铂、银、铜和金或至少部分地包括钯、铂、银、铜和金中的至少一种。基板包括聚酰亚胺、织物、塑料、金属、陶瓷和树脂中的至少一种。然而，在一些实施例中，提供具
有嵌入导体层的基板用于加工。
[0010]两个基板层的至少一部分和导体层至少一部分被去除以形成腔体，例如通过机械钻孔或形成穿过这些层的沟槽。在一些实施例中，使用紫外光(UV)、CO2、钇铝石榴石(YAG)、准分子激光器或机械修整器或铣削中的一种以负电路图案形成沟槽或腔体。然后用选自可光成像聚合物膜或不可光成像聚合物膜、蜡、低聚物或硬掩模中的至少一种的阻隔材料(例如，金属镀阻滞剂、金属镀抗蚀剂等)涂覆腔体或沟槽。
[0011]该方法还包括烧蚀镀敷阻滞剂的一部分和围绕(例如，靠近)镀敷阻滞剂的基板层的一部分的步骤，通常去除材料直到暴露导体层。可以通过使用UV、CO2、YAG、准分子激光器、机械修整器或其他合适的方式来执行烧蚀。然后使用无电镀在基板表面和导体层的暴露表面上镀第二导体(例如，金属)，剩余的镀敷阻滞剂防止镀到这些区域。第二导体一般选自铜、镍、锡、银、金、铝、锂、钯、铂、铑或相应的合金。
[0012]本专利技术的主题的各种目的、特征、方面和优点通过优选实施例的以下详细描述以及附图将变得更加明显，其中相同的数字表示相似的部件。
附图说明
[0013]图1示出了一个实施例的流程图，以显示分离电路的方法。
[0014]图2示出了与图1相应的分离电路的横截面图。
[0015]图3A到图3J描绘了本专利技术的主题的电路的侧截面图和俯视图。
[0016]图4A到图4J描绘了本专利技术的主题的另一个电路的侧截面图和俯视图。
[0017]图5A到图5J描绘了本专利技术的主题的又一个电路的侧截面图和俯视图。
[0018]图6A到图6J描绘了本专利技术的主题的又一个电路的侧截面图和俯视图。
[0019]图7A到图7J描绘了本专利技术的主题的又一个电路的侧截面图和俯视图。
[0020]图8A到图8J描绘了本专利技术的主题的又一个电路的侧截面图和俯视图。
具体实施方式
[0021]本专利技术涉及用于分离基板上的电路的方法、系统和装置。可以参考附带描述和附图更好地理解根据本专利技术的这种方法和系统的原理和操作。
[0022]本专利技术包括一种使用镀覆阻滞剂分离电路的方法。无电金属镀使用氧化还原反应将金属沉积在物体上而无需电流通过。无电金属镀的主要优点之一是无电镀允许无电金属沿边缘、在孔内部以及在不规则形状的物体上均匀沉积，这些边缘、孔内部以及不规则形状的物体很难通过电流电镀来均匀镀覆。然而，当表面被镀覆阻滞剂覆盖时，无电金属镀受到抑制。
[0023]设想了由具有第一层和第二层的基板以及位于第一层和第二层之间的导体形成电路的方法。去除第一层的一部分、导体的一部分和第二层的一部分以形成第一腔体。镀覆阻隔材料沉积在第一腔体中。去除镀覆阻隔材料的第一部分和第一层的靠近(例如，紧邻、围绕、邻近等)镀覆阻隔材料的一部分以形成第二腔体。第二腔体的表面镀有金属。
[0024]在一些实施例中，第二腔体的表面具有镀覆阻隔表面和非镀覆阻隔表面，使得金属不会电镀到镀覆阻隔表面。优选地，非镀覆阻隔表面包括导体的至少一部分和第一层。优选将金属镀到非镀覆阻隔表面。在一些实施例中，第二腔体的表面具有将第一非镀覆阻隔
表面和第二非镀覆阻隔表面分开的镀覆阻隔表面。再者，优选地将金属镀到第一非镀覆阻隔表面和第二非镀覆阻隔表面，并且优选地金属不镀到镀覆阻隔表面。
[0025]在一些实施例中，去除镀覆阻隔材料的第二部分和第二层的靠近镀覆阻隔材料的部分以形成第三腔体。然后，在第三腔体的表面镀上金属。第二腔体的表面优选地具有镀覆阻隔表面和非镀覆阻隔表面，其中，金属镀到非镀覆阻隔表面但不镀到镀覆阻隔表面。
[0026]在一些实施例中，去除所镀金属的至少一部分，但也设想了去除至少第一层或第二层的靠近导体的第二部分。第一腔体通常形成沟槽、盲孔、通孔或它们的组合中的至少一个。
[0027]本专利技术的主题也设想了电路板。第一导体通过镀覆阻隔材料与第二导体隔开。镀覆阻隔材料通常通过化学钝化镀覆催化剂来阻隔化学镀。优选地，第一导体或第二导体中的至少一个电耦接到多个导体层(例如，电路或子电路等)中的一个或更多个。同样，通常第一导体或第二导体中的至少一个至少部分地位于沟槽、盲孔、埋孔或通孔中。在一些实施例中，第一导体或第二导体中的至少一个位于镀覆阻隔材料上。
[0028]可以设想第一介电材料和第二介电材料可本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种由具有第一层和第二层的基板和位于所述第一层与所述第二层之间的导体形成电路的方法，包括：去除所述第一层的部分、所述导体的部分和所述第二层的部分以形成第一腔体；在所述第一腔体中沉积阻隔材料；去除所述阻隔材料的第一部分和所述第一层的接近所述阻隔材料的第一部分的部分以形成第二腔体；以及用金属镀覆所述第二腔体的表面。2.根据权利要求1所述的方法，其中，所述第二腔体的表面包括阻隔表面和非阻隔表面，并且其中，所述金属不镀到所述阻隔表面。3.根据权利要求1或2中任一项所述的方法，其中，所述非阻隔表面包括所述导体的部分和所述第一层。4.根据权利要求1至3中任一项所述的方法，其中，将所述金属镀到所述非阻隔表面。5.根据权利要求1至4中任一项所述的方法，其中，所述第二腔体的表面包括将第一非阻隔表面和第二非阻隔表面分开的阻隔表面。6.根据权利要求5所述的方法，其中，将所述金属镀到第一非阻隔表面和第二非阻隔表面上。7.根据权利要求1至6中任一项所述的方法，还包括：去除所述阻隔材料的第二部分和所述第二层的接近所述阻隔材料的部分以形成第三腔体；以及用所述金属镀覆所述第三腔体的表面。8.根据权利要求7所述的方法，其中，所述第二腔体的表面包括阻隔表面和非阻隔表面，并且其中，所述金属镀覆到所述非阻隔表面而不是所述阻隔表面。9.根据权利要求1至8中任一项所述的方法，还包括去除所镀金属的至少一部分。10.根据权利要求1至9中任一项所述的方法，还包括去除至少所述第一层或所述第二层的靠近所述导体的第二部分。11.根据权利要求1至10中任一项所述的方法，其中，所述第一腔体形成沟槽、盲孔或通孔中的至少一个。12.根据权利要求1至11中任一项所述的方法，其中，所述阻隔材料是金属镀阻滞剂。13.根据权利要求1至12中任...

【专利技术属性】
技术研发人员：池田新地，迈克尔，
申请(专利权)人：艾瑞科公司，
类型：发明
国别省市：