本实用新型专利技术一种具有版图布局的射频LC型压控振荡器，设置9个版图区域，偏置电路模块位于第一版图区域(1)、二次谐波滤除电路位于第二版图区域(2)、第一固定电容阵列和第二固定电容阵列分别位于第三版图区域(3)和第四版图区域(4)，第一PMOS管P1一分为二位于第五版图区域(5)和第六版图区域(6)，第二PMOS管P2一分为二位于第五版图区域(5)和第六版图区域(6)，第一可变电容阵列和第二可变电容阵列分别位于第七版图区域(7)和第八版图区域(8)；差分电感L2位于第九版图区域(9)，合理规划信号通路和版图布局，具有低噪声、高性能。高性能。高性能。
【技术实现步骤摘要】
一种具有版图布局的射频LC型压控振荡器
[0001]本技术涉及一种具有版图布局的射频LC型压控振荡器，属于具有版图布局的电路设计
技术介绍
[0002]LC
‑
VCO(电感电容型压控振荡器)作为压控振荡器的一种类型，由于在高频下具有良好的噪声和抖动性能，从而被广泛应用于各类工程项目中。但LC型振荡器由于其输出为差分信号且工作频率很高，因此在实际工程中对版图的绘制要求极高。如何合理规划信号通路、布局模块版图，从而实现一个低噪声、高性能的压控振荡器成为本领域人员的追求目标。
技术实现思路
[0003]本技术解决的技术问题为：克服上述现有技术的不足，提供一种具有版图布局的射频LC型压控振荡器，在兼顾VCO电路性能的前提下，合理规划信号通路和模块版图布局，从而提出一种应用于锁相环芯片的低噪声、高性能的压控振荡器。
[0004]本技术解决的技术方案为：一种具有版图布局的射频LC型压控振荡器，包括：偏置电路、二次谐波滤除电路、第一固定电容阵列、第二固定电容阵列、第一PMOS管P1、第二PMOS管P2、第一可变电容阵列、第二可变电容阵列、差分电感L2；
[0005]二次谐波滤除电路，包括：单端电感L1、电容C1；
[0006]第一固定电容阵列，包括：第三PMOS管P3、第一NMOS管N1、电容C3；
[0007]第二固定电容阵列，包括：第四PMOS管P4、第二NMOS管N2、电容C4；
[0008]第一固定电容阵列和第二固定电容阵列可包含0
‑
15组；
[0009]第一可变电容阵列，包括：并列电容组1；并列电容组1由两个以上的电容并联组成；
[0010]第二可变电容阵列，包括：并列电容组2；并列电容组2由两个以上的电容并联组成；
[0011]偏置电路的输出连接单端电感L1的一端，单端电感L1的另一端，作为连接点D1，连接电容C1的一端、第一PMOS管P1的源极和第二PMOS管P2的源极，电容C1的另一端接地，第一PMOS管P1的漏极，作为连接点A1，连接第一固定电容阵列、第一可变电容阵列、第二PMOS管P2的栅极以及差分电感L2的Q1端；
[0012]第二PMOS管P2的漏极，作为连接点A2，连接第二固定电容阵列、第二可变电容阵列、第一PMOS管P1的栅极以及差分电感L2的Q2端；差分电感L2的接地端接地；
[0013]第一固定电容阵列中
[0014]电容C3的一端连接连接点A1，电容C3的另一端连接第三PMOS管P3的漏极和第一NMOS管N1的漏极，第三PMOS管P3的栅极和第一NMOS管N1的栅极连接后，作为控制字输入端；
[0015]第三PMOS管P3的源极连接3.3V的外部电源，第一NMOS管N1的源极接地；
[0016]并列电容组1的一端与连接点A1连接，并列电容组2的一端与连接点A2连接；并列电容组1的另一端与并列电容组2的另一端连接。
[0017]所述控制字输入端，能够控制2
N
根调谐曲线，实现VCO频率的全覆盖；
[0018]所述的一种具有版图布局的射频LC型压控振荡器，设置9个版图区域，偏置电路模块位于第一版图区域(1)；二次谐波滤除电路位于第二版图区域(2)；第一固定电容阵列和第二固定电容阵列分别位于第三版图区域(3)和第四版图区域(4)；第一PMOS管P1一分为二位于第五版图区域(5)和第六版图区域(6)；第二PMOS管P2一分为二位于第五版图区域(5)和第六版图区域(6)；第一可变电容阵列和第二可变电容阵列分别位于第七版图区域(7)和第八版图区域(8)；差分电感L2位于第九版图区域(9)。
[0019]所述P1管和P2管分为两半并相互对角布置，实现版图的高度匹配；
[0020]所述的一种具有版图布局的射频LC型压控振荡器，设置一条轴线，第三版图区域(3)与第四版图区域(4)为沿轴线对称放置的版图区域；第五版图区域(5)与第六版图区域(6)为沿轴线对称放置的版图区域；第七版图区域(7)与第八版图区域(8)为沿轴线对称放置的版图区域。
[0021]所述第一版图区域位于整体版图布局的最左侧，所述第二版图区域位于所述第一版图区域和所述第三版图区域、第四版图区域的中间，所述第三版图区域位于第四版图区域的上方，所述第五版图区域位于第六版图区域的上方，所述第七版图区域位于第八版图区域的上方，所述第九版图区域位于整体版图布局的最右侧。
[0022]本技术与现有技术相比的优点在于：
[0023](1)本技术的固定电容阵列中利用NMOS管宽长比比例远远>1，并通过控制N位控制字输入端进行选频，其中，NMOS管采用环栅结构，可减小版图的寄生效应，所述环栅结构的源极孔绕环形栅极一圈，漏极孔位于环栅中间，所有NMOS管沿线CD呈轴对称结构；
[0024](2)本技术中负阻管采用四方交叉技术实现版图的高度匹配，并通过采用多插指结构减小版图面积，降低噪声，其外围采用N型保护环结构减小寄生效应；
[0025](3)本技术第九版图区域为差分电感，通过设计电感屏蔽层减小噪声和寄生效应，提高电感模型的精确度；
附图说明
[0026]图1为本技术所述具有版图布局的射频LC型压控振荡器的电路图；
[0027]图2为本技术所述具有版图布局的射频LC型压控振荡器的版图布局图；
[0028]图3为本技术所述固定电容阵列电路结构；
[0029]图4为本技术所述固定电容阵列中NMOS管版图布局示意图；
[0030]图5为本技术采用四方交叉技术的一对负阻管布局图；
[0031]图6为本技术采用电感屏蔽层的差分电感示意图；
具体实施方式
[0032]下面结合附图和具体实施例对本技术进行详细说明。
[0033]本技术一种具有版图布局的射频LC型压控振荡器，包括：偏置电路(11)、二次谐波滤除电路(12)、第一固定电容阵列(13)、第二固定电容阵列(14)、第一PMOS管P1(15)、
第二PMOS管P2(16)、第一可变电容阵列(17)、第二可变电容阵列(18)、差分电感L2(19)；第一固定电容阵列(13)，包括：第三PMOS管P3(131)、第一NMOS管N1(132)、电容C3(133)；第二固定电容阵列(14)，包括：第四PMOS管P4(141)、第二NMOS管N2(142)、电容C4(143)；第一可变电容阵列(17)，包括：并列电容组1；并列电容组1由两个以上的电容并联组成；第二可变电容阵列(18)，包括：并列电容组2；并列电容组2由两个以上的电容并联组成；本技术设置9个版图区域，偏置电路模块位于第一版图区域(1)、二次谐波滤除电路位于第二版图区域(2)、第一固定电容阵列和第二固定电容阵列分别位于第三版图区域(3)和第四版图区域(4)，第一PMOS管P1一分为二位于本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种具有版图布局的射频LC型压控振荡器，其特征在于包括：包括：偏置电路、二次谐波滤除电路、第一固定电容阵列、第二固定电容阵列、第一PMOS管P1、第二PMOS管P2、第一可变电容阵列、第二可变电容阵列、差分电感L2；二次谐波滤除电路，包括：单端电感L1、电容C1；第一固定电容阵列，包括：第三PMOS管P3、第一NMOS管N1、电容C3；第二固定电容阵列，包括：第四PMOS管P4、第二NMOS管N2、电容C4；第一固定电容阵列和第二固定电容阵列可包含0
‑
15组；第一可变电容阵列，包括：并列电容组1；并列电容组1由两个以上的电容并联组成；第二可变电容阵列，包括：并列电容组2；并列电容组2由两个以上的电容并联组成；偏置电路的输出连接单端电感L1的一端，单端电感L1的另一端，作为连接点D1，连接电容C1的一端、第一PMOS管P1的源极和第二PMOS管P2的源极，电容C1的另一端接地，第一PMOS管P1的漏极，作为连接点A1，连接第一固定电容阵列、第一可变电容阵列、第二PMOS管P2的栅极以及差分电感L2的Q1端；第二PMOS管P2的漏极，作为连接点A2，连接第二固定电容阵列、第二可变电容阵列、第一PMOS管P1的栅极以及差分电感L2的Q2端；差分电感L2的接地端接地；第一固定电容阵列中电容C3的一端连接连接点A1，电容C3的另一端连接第三PMOS管P3的漏极和第一NMOS管N1的漏极，第三PMOS管P3的栅极和第一NMOS管N1的栅极连接后，作为控制字输入端；第三PMOS管P3的源极连接3.3V的外部电源，第一NMOS管N1的源极接地；并列电容组1的一端与连接点A1连接，并列电容组2的一端与连接点A2连接；并列电容组1的另一端与并列电容组2的另一端连接。...
【专利技术属性】
技术研发人员：王利凡，魏慧婷，文武，张佃伟，
申请(专利权)人：北京时代民芯科技有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。