一种处理器芯片制造技术

本实用新型专利技术提供了一种处理器芯片，该处理器芯片包括封装基板。封装基板的第一面设置有至少一个中央处理器裸片，每个中央处理器裸片具有一个双通道DDR焊盘区域、两个PCIE焊盘区域。封装基板的第二面设置有DDR引脚区域和Serdes引脚区域。每个中央处理器裸片具有两个相对的长边和两个相对的短边；双通道DDR焊盘区域位于每个中央处理器裸片的长边和短边的交界处，且沿长边延伸；两个PCIE焊盘区域中的一个PCIE焊盘区域与双通道DDR焊盘区域位于同一长边上，另一个PCIE焊盘区域与双通道DDR焊盘区域位于同一短边上；同一边上的双通道DDR焊盘区域与PCIE焊盘区域之间具有间隔。以便于从中央处理器裸片的双通道DDR焊盘区域或PCIE焊盘区域出线，保证Serdes与DDR两类高速信号互不干扰。互不干扰。互不干扰。

【技术实现步骤摘要】
一种处理器芯片


[0001]本技术涉及集成电路
，尤其涉及一种处理器芯片。

技术介绍

[0002]随着处理器核数持续增加，处理器裸片的尺寸持续变大，导致良率降低。现有技术主要通过将大尺寸裸片分为相同，或不同的小尺寸的裸片，通过封装完成互联，就能够大幅提高裸片的良率，从而降低成本。另外，大尺寸裸片本质上也受Reticle Size(光照尺寸)的限制，即使不计良率成本，裸片尺寸过大也无法加工。目前高性能计算芯片的裸片之间需要大量数据交互，大量的互联信号亟需通过封装低成本解决，降低计算芯片掩膜的层数。

技术实现思路

[0003]本技术提供了一种处理器芯片，减少封装基板内布线层的层数，降低处理器芯片在封装过程中的掩膜层数，降低封装成本。
[0004]本技术提供了一种处理器芯片，该处理器芯片包括封装基板，该封装基板具有相对的第一面及第二面。封装基板的第一面上设置有至少一个中央处理器裸片，每个中央处理器裸片上具有一个双通道DDR(Double Data Rate，双倍数据速率)焊盘区域、两个PCIE(高速串行计算机扩展总线标准)焊本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理器芯片，其特征在于，包括：具有相对的第一面及第二面的封装基板；设置在所述封装基板的第一面上的至少一个中央处理器裸片；每个中央处理器裸片上具有一个双通道DDR焊盘区域、两个PCIE焊盘区域；其中，所述封装基板的第二面上设置有引脚区域，所述引脚区域包括DDR引脚区域和Serdes引脚区域；所述双通道DDR焊盘区域与所述DDR引脚区域电连接，所述两个PCIE焊盘区域与所述Serdes引脚区域电连接；且每个中央处理器裸片具有两个相对的长边和两个相对的短边；所述双通道DDR焊盘区域位于每个中央处理器裸片的长边和短边的交界处，且沿长边延伸；所述两个PCIE焊盘区域中的一个PCIE焊盘区域与所述双通道DDR焊盘区域位于同一长边上，另一个PCIE焊盘区域与所述双通道DDR焊盘区域位于同一短边上；同一边上的所述双通道DDR焊盘区域与所述PCIE焊盘区域之间具有间隔。2.如权利要求1所述的处理器芯片，其特征在于，所述至少一个中央处理器裸片的个数为一个；所述DDR引脚区域的个数为一个，所述Serdes引脚区域的个数为两个；其中，所述DDR引脚区域位于所述封装基板的第二面的左侧或右侧，所述两个Serdes引脚区域分别位于所述封装基板的第二面的上下两侧。3.如权利要求1所述的处理器芯片，其特征在于，所述至少一个中央处理器裸片的个数为两个；所述DDR引脚区域的个数为两个，所述Serdes引脚区域的个数为两个；其中，所述两个DDR引脚区域分别位于所述封装基板的第二面的左右两侧，所述两个Serdes引脚区域分别位于所述封装基板的第二面的上下两侧。4.如权利要求3所述的处理器芯片，其特征在于，所述两个中央处理器裸片沿左右方向并排分布，其中一个中央处理器裸片的长边与...

【专利技术属性】
技术研发人员：于琴，孟凡晓，逯永广，杨光林，于海燕，
申请(专利权)人：成都海光集成电路设计有限公司，
类型：新型
国别省市：