一种处理器芯片制造技术

本实用新型专利技术提供了一种处理器芯片，该处理器芯片包括封装基板。封装基板的第一面设置有四个中央处理器裸片。四个中央处理器裸片呈两排两列的阵列方式分布在封装基板的第一面上。同一排的两个中央处理器裸片通过位于该两个中央处理器裸片之间的一组GMI总线互连；同一列的两个中央处理器裸片通过位于该两个中央处理器裸片之间的一组GMI总线互连；呈对角分布的两个中央处理器裸片通过位于该两个中央处理器裸片之间的一组GMI总线互连。以提高处理器芯片的计算效率。使任意两个中央处理器裸片之间均能够直接通过GMI总线进行数据交互，提高数据交互效率。缩短连接两个中央处理器裸片之间的GMI总线长度，提高数据传输效率，从而提高处理器芯片的计算速度。提高处理器芯片的计算速度。提高处理器芯片的计算速度。

【技术实现步骤摘要】
一种处理器芯片


[0001]本技术涉及集成电路
，尤其涉及一种处理器芯片。

技术介绍

[0002]随着处理器核数持续增加，处理器裸片的尺寸持续变大，导致良率降低。现有技术主要通过将大尺寸裸片分为相同，或不同的小尺寸的裸片，通过封装完成互联，就能够大幅提高裸片的良率，从而降低成本。另外，大尺寸裸片本质上也受Reticle Size(光照尺寸)的限制，即使不计良率成本，裸片尺寸过大也无法加工。目前高性能计算芯片的裸片之间需要大量数据交互，大量的互联信号亟需通过封装低成本解决，降低计算芯片掩膜的层数。

技术实现思路

[0003]本技术提供了一种处理器芯片，用于提高处理器芯片的计算效率，同时减小任意两个中央处理裸片之间进行数据传输的延时，提高数据交互效率；同时降低封装处理器芯片过程中所需掩膜的层数，从而降低封装成本。
[0004]本技术提供了一种处理器芯片，该处理器芯片包括封装基板。该封装基板具有相对的第一面及第二面。在封装基板的第一面上设置有四个中央处理器裸片。其中，四个中央处理器裸片呈两排两列的阵列方式分布在封装基板的第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理器芯片，其特征在于，包括：具有相对的第一面及第二面的封装基板；设置在所述封装基板的第一面上的四个中央处理器裸片，其中，所述四个中央处理器裸片呈两排两列的阵列方式分布在所述封装基板的第一面上；且所述四个中央处理器裸片中，同一排的两个中央处理器裸片通过位于该两个中央处理器裸片之间的一组GMI总线互连；同一列的两个中央处理器裸片通过位于该两个中央处理器裸片之间的一组GMI总线互连；呈对角分布的两个中央处理器裸片通过位于该两个中央处理器裸片之间的一组GMI总线互连。2.如权利要求1所述的处理器芯片，其特征在于，所述四个中央处理器裸片中的每个中央处理器裸片均具有双通道DDR焊盘区域，所述双通道DDR焊盘区域分布有双通道DDR焊盘；其中，位于左侧一列的两个中央处理器裸片上的所述双通道DDR焊盘区域分布在每个中央处理器裸片的左侧；位于右侧一列的两个中央处理器裸片上的双通道DDR焊盘区域分布在每个中央处理器裸片的右侧。3.如权利要求2所述的处理器芯片，其特征在于，所述四个中央处理器裸片中的每个中央处理器裸片均具有两个32lane Serdes焊盘区域，所述两个32lane Serdes焊盘区域分布有32lane Serdes焊盘；所述两个32lane Serdes焊盘区域分别位于每个中央处理器裸片的相对的两个边，且其中一个32lane Serdes焊盘区域与所述双通道DDR焊盘区域位于同一边；其中，位于上侧一排的两个中央处理器裸片分别有一个所述32lane Serdes焊盘区域分布在每个中央处理器裸片的上侧；位于下侧一排的两个中央处理器裸片分别有一个所述32lane Serdes焊盘区域分布在每个中央处理器裸片的下侧。4.如权利要求3所述的处理器芯片，其特征在于，所述四个中央处理器裸片采用栅格阵列封装方式封装在所...

【专利技术属性】
技术研发人员：杜树安，韩亚男，于琴，孟凡晓，逯永广，
申请(专利权)人：成都海光集成电路设计有限公司，
类型：新型
国别省市：