一种基于四象限探测器的信号处理装置制造方法及图纸

本实用新型专利技术涉及一种基于四象限探测器的信号处理装置，属于光电探测技术领域，解决了现有技术集成度差、动态响应范围受限、灵敏度低、采样速率低的问题。该基于四象限探测器的信号处理装置，包括四象限探测器、增益调节电路、ADC信号采集电路和FPGA控制电路；其中，所述增益调节电路为2路或4路，且结构相同；四象限探测器的4个输出端分别经一路增益调节电路与ADC信号采集电路的相应输入端连接；ADC信号采集电路的输出端与FPGA控制电路的输入端连接，FPGA控制电路的输出端与每路增益调节电路的控制端连接。实现了简化现有电路结构，扩展动态响应范围，提高了获取的信号灵敏度和采样速度。速度。速度。

【技术实现步骤摘要】
一种基于四象限探测器的信号处理装置


[0001]本技术涉及光电探测
，尤其涉及一种基于四象限探测器的信号处理装置。

技术介绍

[0002]四象限探测器广泛用于激光制导、激光告警和激光测角等领域。为了更准备地获得四象限光电信息，信号处理装置的设置非常关键。
[0003]现有基于四象限探测器的信号处理装置普遍采用分立元器件，集成度低，易受干扰，且动态响应范围有限，探测器采集灵敏度低，采样速率低，实时性差。

技术实现思路

[0004]鉴于上述的分析，本技术旨在提供一种基于四象限探测器的信号处理装置，用以解决现有技术集成度差、动态响应范围受限、灵敏度低、采样速率低的问题。
[0005]本技术的目的主要是通过以下技术方案实现的：
[0006]一种基于四象限探测器的信号处理装置，包括四象限探测器、增益调节电路、ADC信号采集电路、FPGA控制电路；其中，
[0007]所述增益调节电路为2路或4路，且结构相同；四象限探测器的4 个输出端分别经一路增益调节电路与ADC信号采集电路的相应输入端连接；ADC信号采集电路的输出端与FPGA控制电路的输入端连接，FPGA 控制电路的输出端与每路增益调节电路的控制端连接。
[0008]上述方案的有益效果如下：通过增益调节电路的增益控制，四象限探测器的动态响应范围可达到102dB，有效地提高了现有四象限探测器的信号响应范围，克服了探测器灵敏度低的问题。通过高速的ADC信号采集电路和高速的FPGA控制电路，解决了现有四象限探测器采样速率过低的问题。由于FPAG控制电路端的数字信号处理及控制具有很强的抗干扰能力，解决现有四象限探测器后向散射的问题。
[0009]基于上述方案的进一步改进，每一所述增益调节电路均包括参数相同的主放电路；
[0010]所述主放电路包括：线性可变增益运算放大器，以及相应的外围电路一。
[0011]上述进一步改进方案的有益效果是：对增益调节电路的结构进行了限定，主放电路的主要功能是将四象限探测器输出的微弱的单端信号转化为可检测的差分信号。设置主放电路，能够有效提高四象限探测器检测信号的灵敏度。
[0012]进一步，每一所述增益调节电路还包括设置于主放电路之前且参数相同的主衰电路；四象限探测器经所述主衰电路与主放电路连接；四象限探测器经所述主衰电路与主放电路连接；
[0013]所述主衰电路包括：CMOS模拟开关，以及相应的外围电路二。
[0014]上述进一步改进方案的有益效果是：对增益调节电路的结构进行了进一步限定，除了主放电路还包括主衰电路。主衰电路通过CMOS模拟开关器件的开通，启动分压，达到衰
接电源二；VPS2引脚经电感L7接电源二，并经电容C
44
接地；VPS3引脚经电感L8接电源二，并经电容C
45
接地；VPS4引脚经电容C
15
接地，并经电感L4接电源二；GAIN12引脚经电容C6接地，GAIN34引脚经电容C
16
接地，并且，GAIN12、GAIN34引脚作为主放电路的控制端接FPGA控制电路； CLMP12引脚经电容C7接地；CLMP34引脚经电容C
17
接地；HIL0引脚接地；EN12引脚与EN34引脚连接，并接电源二；VCM1引脚经电容C8接地，VCM2引脚经电容C9接地，VCM3引脚经电容C
19
接地，VCM4 引脚经电容C
18
接地，并且，VCM1～VCM4引脚连接；COM3X引脚、 COM12引脚、MODE引脚、COM34引脚接地；VPS34引脚经电容C
35
接地，并经电感L6接电源二；NPSV2引脚经电容C
28
接地，并经电感L5接电源二；VOH1引脚依次经电容C
25
、电阻R9后输出，作为主衰电路中与所述输入端一对应的差分输出一的一端；VOL1引脚依次经电容C
26
、电阻R
10
后输出，作为所述差分输出一的另一端；差分输出一的一端与另一端之间接电容C
27
；VOH2引脚依次经电容C
30
、电阻R
12
后输出，作为主衰电路中与所述输入端二对应的差分输出二的一端；VOL2引脚依次经电容C
29
、电阻R
11
后输出，作为所述差分输出二的另一端；差分输出二的一端与另一端之间接电容C
31
；VOH3引脚经电容C
32
、电阻R
13
后输出，作为主衰电路中与所述输入端三对应的差分输出三的一端；VOL3引脚经电容C
33
、电阻R
14
后输出，作为所述差分输出三的另一端；差分输出三的一端与另一端之间之间接电容C
34
；VOH4引脚依次经电容C
37
、电阻 R
16
后输出，作为主衰电路中与所述输入端四对应的差分输出四的一端； VOL4引脚依次经电容C
36
、电阻R
15
后输出，作为所述差分输出四的另一端；差分输出四的一端与另一端之间之间接电容C
38
。
[0024]上述进一步改进方案的有益效果是：通过AD8334型号四通道线性可变增益运算放大器的使用，使得理论上的四路主放电路共用一个可变增益运算放大器，减少了器件，大大提高了电路的集成度，缩减了制造成本。AD8334型号四通道线性可变增益运算放大器可将四象限探测器输出的微弱信号放大成ADC信号采集电路可检测的信号。
[0025]进一步，所述ADC信号采集电路包括：ADS58C48X芯片，以及相应的外围电路三。
[0026]上述进一步改进方案的有益效果是：通过一个ADS58C48X芯片可对主放电路的四个输出通道进行采样，减少了器件，大大提高了电路的集成度，缩减了制造成本。该芯片的采样速率最高能达到200MHz，以保证提供给FPGA控制电路信号的实时性。
[0027]进一步，所述外围电路三包括电阻R
19
～R
23
、电容C
51
、电源三；其中，
[0028]ADS58C48X芯片的DRVDD、AVDD引脚接电源三，SDOUT、SCLK、 SDATA、SEN为SPI管脚，与FPGA控制电路连接；INA_P与主放电路中差分输出一的一端连接，INA_M与主放电路中差分输出一的另一端连接，INB_P与主放电路中差分输出二的一端连接，INB_M与主放电路中差分输出二的另一端连接，INC_P与主放电路中差分输出三的一端连接； INC_M与主放电路中差分输出三的另一端连接；IND_P与主放电路中差分输出四的一端连接IND_M引脚与主放电路中差分输出四的另一端连接；CLKOUT_P引脚经电阻R
22
与FPGA控制电路连接；CLKOU本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于四象限探测器的信号处理装置，其特征在于，包括四象限探测器、增益调节电路、ADC信号采集电路和FPGA控制电路；其中，所述增益调节电路为2路或4路，且结构相同；四象限探测器的4个输出端分别经一路增益调节电路与ADC信号采集电路的相应输入端连接；ADC信号采集电路的输出端与FPGA控制电路的输入端连接，FPGA控制电路的输出端与每路增益调节电路的控制端连接。2.根据权利要求1所述的基于四象限探测器的信号处理装置，其特征在于，每一所述增益调节电路均包括参数相同的主放电路；所述主放电路包括：线性可变增益运算放大器，以及相应的外围电路一。3.根据权利要求2所述的基于四象限探测器的信号处理装置，其特征在于，每一所述增益调节电路还包括设置于主放电路之前且参数相同的主衰电路；四象限探测器经所述主衰电路与主放电路连接；所述主衰电路包括：CMOS模拟开关，以及相应的外围电路二。4.根据权利要求1
‑
3之一所述的基于四象限探测器的信号处理装置，其特征在于，所述四象限探测器采用光敏面直径10mm的P型激光探测器。5.根据权利要求3所述的基于四象限探测器的信号处理装置，其特征在于，所述增益调节电路为2路；一路主衰电路中，所述CMOS模拟开关采用ADG1411A型号四通道CMOS模拟开关，所述外围电路二包括电阻R1～R6、电源一、电感L1～L2、电容C1～C4；其中，ADG1411A型号四通道CMOS模拟开关的A1～A4引脚作为控制端，与FPGA控制电路连接；S1引脚经电阻R1接地；S2引脚经电阻R2接地；D1引脚与S4引脚连接，并经电阻R3与四象限探测器的第二象限输出端连接；S4引脚还经电阻R5分别接D4引脚、电容C1的一端；电容C1的另一端作为主衰电路的输出端二，与主放电路的相应输入端连接；D2引脚与S3引脚连接，并经电阻R4接四象限探测器的第一象限输出端连接；S3引脚还经电阻R6分别与D3引脚、电容C2的一端连接；电容C2的另一端作为主衰电路的输出端一，与主放电路的相应输入端连接；VDD引脚经电容C3接地，并经电感L1接电源一的正极；VSS引脚经电容C4接地，并经电感L2接电源一的负极；GND引脚接地。6.根据权利要求5所述的基于四象限探测器的信号处理装置，其特征在于，2路增益调节电路共用一个线性可变增益运算放大器；主放电路中，所述线性可变增益运算放大器采用AD8334型号四通道线性可变增益运算放大器，所述外围电路一包括电阻R7～R
18
、电源二、电感L3～L8、电容C5～C
50
；其中，AD8334型号四通道线性可变增益运算放大器的EP引脚悬空；COM1～COM4引脚连接，并接地；INH1引脚作为主衰电路的输入端一，与电容C2的另一端连接，并经电容C
10
与电阻R7的一端、经电容C
11
与NC引脚连接；INH2引脚作为主衰电路的输入端二，与电容C1的另一端连接，并经电容C
39
与电阻R17的一端、经电容C
40
与COM2X引脚连接；INH3引脚作为主衰电路的输入端三，经电容C
48
与电阻R
18
的一端连接，并经电容C
49
与COM3X引脚连接；INH4引脚作为主衰电路的输入端四，经电容C
21
与电阻R8的一端连接，并经电容C
20
与COM4X引脚连接；LMD1引脚经电容C
13
与NC引脚连接；LMD2引脚经电容C
41
与COM2X引脚连接；LMD3引脚经电容C
50
与COM3X引脚连接；LMD4引脚经电容C
22
与COM4X引脚连接；NC、COM2X、COM3X、COM4X引脚均接地；LON1引脚与电阻R7的另一端连接，并经电容C
12
与CIN1引脚连接；LON2引脚与电阻R
17
的另一
端连接，并经电容C
42
与VIP2引脚连接；LON3引脚与电阻R
18
的另一端连接，并经电容C
46
与VIN3引脚连接；LON4引脚与电阻R8的另一端连接，并经电容C
24
与VIN4引脚连接；LOP1引脚经电容C
14
与VIP1引脚连接；LOP2引脚经电容C
43
与VIN2引脚连接；LOP3引脚经电容C
47
与VIP3引脚连接；LOP4引脚经电容C
23
与VIP4引脚连接；VPS1引脚经电容C5接地，并经电感L3接电源二；VPS2引脚经电感L7接电源二，并经电容C
44
接地；VPS3引脚经电感L8接电源二，并经电容C
45
接地；VPS4引脚经电容C
15
接地，并经电感L4接电源二；GAIN12引脚经电容C6接地，GAIN34引脚经电容C...

【专利技术属性】
技术研发人员：陈羽，段海龙，陈永鹏，尚丽明，王文艳，张明，周晓琳，夏树策，田力，付明亮，
申请(专利权)人：河南平原光电有限公司，
类型：新型
国别省市：