基于FPGA的雷达信号处理机调试方法、设备及介质技术

本发明专利技术公开了基于FPGA的雷达信号处理机调试方法、设备及介质，该方法包括S1：主控计算机向FPGA下发视频雷达信号参数；S2：FPGA解析视频雷达信号参数；S3：主控计算机向FPGA下发视频雷达信号仿真指令；S4：启动FPGA逻辑资源，产生描述雷达性能参数的视频信号，生成视频雷达信号；S5：雷达信号处理机生成雷达脉冲描述字，并接收并锁存生成的视频雷达信号，将全部的码字信号进行时序同步，组合生成脉冲描述字；S6：雷达信号处理机通过生成的脉冲描述字进行调试。本发明专利技术提供的方法成本低，控制方便，通过FPGA进行视频雷达信号的模拟后，完成对雷达信号处理机的调试。达信号处理机的调试。达信号处理机的调试。

【技术实现步骤摘要】
基于FPGA的雷达信号处理机调试方法、设备及介质


[0001]本专利技术属于雷达信号处理机调试
，尤其涉及基于FPGA的雷达信号处理机调试方法、设备及介质。

技术介绍

[0002]雷达是利用电磁波探测目标的电子设备。雷达发射电磁波对目标进行照射并接收其回波，由此获得目标至电磁波发射点的距离、距离变化率(径向速度)、方位、高度等信息。最常用的雷达为脉冲雷达。
[0003]雷达的系统组成中包含雷达接收机和雷达信号处理机。
[0004]雷达接收机接收雷达射频信号，输出描述雷达性能参数的视频雷达信号，包括雷达频率码、雷达方位码、雷达幅度码、雷达检波整形脉冲(包含脉冲重复周期和脉冲宽度信息)。
[0005]雷达信号处理机对雷达接收机输出的视频雷达信号进行数据分析、信号分选等操作，输出处理结果上报给控制系统。
[0006]在雷达信号处理机的设计、生产过程中，需要输入描述雷达性能参数的雷达信号，即视频雷达信号，以检测雷达信号处理机的运行状态，并不断的改进雷达信号处理机的处理算法，提升处理性能。
[0007]在传统的设计、生产过程中，视频雷达信号由2种方式提供：
[0008]方式1：由微波信号源和雷达接收机提供。微波信号源向雷达接收机提供微波信号，雷达接收机处理微波信号产生视频雷达信号。
[0009]方式2：由功能模块组合产生。分别由脉冲信号源、频率码模块、方位码模块、幅度码模块组合产生视频雷达信号。
[0010]采用常规的视频雷达信号生成方式进行雷达处理机的调试，成本高昂，控制复杂。

技术实现思路

[0011]本专利技术的目的在于，为克服现有技术缺陷，提供了基于FPGA的雷达信号处理机调试方法、设备及介质,该方法成本低，控制方便，通过FPGA进行视频雷达信号的模拟后，完成对雷达信号处理机的调试。
[0012]本专利技术目的通过下述技术方案来实现：
[0013]基于FPGA的雷达信号处理机调试方法，包括：
[0014]S1：主控计算机向FPGA下发视频雷达信号参数；
[0015]S2：FPGA解析视频雷达信号参数；
[0016]S3：主控计算机向FPGA下发视频雷达信号仿真指令；
[0017]S4：启动FPGA逻辑资源，产生描述雷达性能参数的视频信号，生成视频雷达信号；
[0018]S5：雷达信号处理机生成雷达脉冲描述字，并接收并锁存生成的视频雷达信号，将全部的码字信号进行时序同步，组合生成脉冲描述字；
[0019]S6：雷达信号处理机通过生成的脉冲描述字进行调试。
[0020]进一步的，视频雷达信号参数包括雷达信号模式、雷达频率、雷达方位、雷达信号脉冲周期和雷达信号脉冲宽度。
[0021]进一步的，描述雷达性能参数的视频信号包括雷达频率码、雷达方位码、雷达幅度码和雷达检波整形脉冲。
[0022]进一步的，雷达检波整形脉冲包括脉冲重复周期和脉冲宽度信息。
[0023]进一步的，步骤S5所述的接收并锁存生成的视频雷达信号具体为：雷达信号处理机接收生成的视频雷达信号，锁存频率码、方位码、幅度码，检测雷达检波整形脉冲，测量生成脉冲宽度码和到达时间码。
[0024]进一步的，步骤S6具体包括以下子步骤：
[0025]S61：雷达信号处理机对生成的脉冲描述字进行预处理、参数估计与测量、雷达工作特征识别处理，分选识别雷达目标的信号类型与参数；
[0026]S62：雷达信号处理机将分选识别的雷达目标的信号类型与参数与雷达库中的参数进行对比与识别，判定该雷达目标是否存在威胁，若存在威胁，则采取干扰措施；若不存在威胁，则采取继续侦查和/或雷达预警措施；
[0027]S63：改变输入的视频雷达信号参数，重新执行步骤S1
‑
S6，产生不同类型的视频雷达信号，监测雷达信号处理机的信号处理过程与处理结果，并对处理过程或信号处理算法进行优化，完成对雷达信号处理机的调试。
[0028]进一步的，信号类型包括常规信号、重频抖动信号、频率捷变信号。
[0029]进一步的，干扰措施包括欺骗干扰和/或压制干扰。
[0030]另一方面，本申请提供了一种计算机设备，计算机设备包括处理器和存储器，所述存储器中存储有计算机程序，所述计算机程序由所述处理器加载并执行以实现上述的任意一种基于FPGA的雷达信号处理机调试方法。
[0031]另一方面，本申请提供了一种计算机可读存储介质，所述存储介质中存储有计算机程序，所述计算机程序由处理器加载并执行以实现上述的任意一种基于FPGA的雷达信号处理机调试方法。
[0032]本专利技术的有益效果在于：
[0033]设备成本低、操作简单，应用于雷达接收机的设计仿真与生产调试中，通过FPGA进行视频雷达信号的模拟后，即可完成对雷达信号处理机的调试，大大减少了雷达信号处理机的调试成本。
附图说明
[0034]图1是本专利技术实施例1提供的基于FPGA的雷达信号处理机调试方法流程框图；
[0035]图2是本专利技术实施例1提供的基于FPGA的雷达信号处理机调试方法采用的硬件结构示意图；
[0036]图3是本专利技术实施例1提供的基于FPGA的雷达信号处理机调试方法视频雷达信号生成示意图；
[0037]图4是本专利技术实施例1提供的基于FPGA的雷达信号处理机调试方法中的雷达信号处理机调试流程示意图。
具体实施方式
[0038]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
[0039]需要说明的是，为使本专利技术实施例的目的、技术方案和优点更加清楚，下面对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。
[0040]因此，以下对本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0041]实施例1
[0042]如附图2所示，是本实施例提供的基于FPGA的雷达信号处理机调试方法所采用的硬件结构示意图。本实施例采用的硬件包括计算机主机，主机通过串口与视频雷达信号模拟器连接，视频雷达信号模拟器通过视频雷达信号传输线与雷达处理机连接，外部独立的电源为视频雷达信号模拟器提供工作电压。
[0043]如附图1所示，是本实施例提供的基于FPGA的雷达信号处理机调试方法流程框图，该方法具体包括以下步骤：
[0044]步骤一：主控计算机向FPGA下发视频雷达信号参数本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于FPGA的雷达信号处理机调试方法，其特征在于，包括：S1：主控计算机向FPGA下发视频雷达信号参数；S2：FPGA解析视频雷达信号参数；S3：主控计算机向FPGA下发视频雷达信号仿真指令；S4：启动FPGA逻辑资源，产生描述雷达性能参数的视频信号，生成视频雷达信号；S5：雷达信号处理机生成雷达脉冲描述字，并接收并锁存生成的视频雷达信号，将全部的码字信号进行时序同步，组合生成脉冲描述字；S6：雷达信号处理机通过生成的脉冲描述字进行调试。2.如权利要求1所述的基于FPGA的雷达信号处理机调试方法，其特征在于，所述视频雷达信号参数包括雷达信号模式、雷达频率、雷达方位、雷达信号脉冲周期和雷达信号脉冲宽度。3.如权利要求1所述的基于FPGA的雷达信号处理机调试方法，其特征在于，所述描述雷达性能参数的视频信号包括雷达频率码、雷达方位码、雷达幅度码和雷达检波整形脉冲。4.如权利要求3所述的基于FPGA的雷达信号处理机调试方法，其特征在于，所述雷达检波整形脉冲包括脉冲重复周期和脉冲宽度信息。5.如权利要求4所述的基于FPGA的雷达信号处理机调试方法，其特征在于，步骤S5所述的接收并锁存生成的视频雷达信号具体为：雷达信号处理机接收生成的视频雷达信号，锁存频率码、方位码、幅度码，检测雷达检波整形脉冲，测量生成脉冲宽度码和到达时间码。6.如权利要求5所述的基于FPGA的雷达信号处理机调试方法，其特征在...

【专利技术属性】
技术研发人员：王晓明，李霞，吴大卫，李沛，冯子峰，
申请(专利权)人：中国电子科技集团公司第二十九研究所，
类型：发明
国别省市：