一种高性能单光子像素spad结构制造技术

本发明专利技术公开了一种高性能单光子像素spad结构，涉及集成电路技术领域。本发明专利技术包括硅表面、阴极、阳极，阴极上加高压，阳极上接地；在硅表面进行多次掺杂不同性质的杂质，将N型杂质和P型杂质的离子注入能量，形成多个PN结背靠背，最后通过并联的方式，将多个反偏的PN结并联；采用多次掺杂，使信号从深处能够有效引出，并且使任意两PN结均为并联，从而在纵向上有效增加空间耗尽区深度；阴极和深N阱注入与P型杂质之间使用外延层低浓度掺杂做隔离；阳极和深P阱注入与N型杂质之间使用外延层低浓度掺杂做隔离。本发明专利技术有效的扩展了耗尽区的深度，提高了探测效率，减少光电子的扩散时间，从而降低时间抖动，可有效降低SPAD雪崩电压。可有效降低SPAD雪崩电压。可有效降低SPAD雪崩电压。

【技术实现步骤摘要】
一种高性能单光子像素spad结构


[0001]本专利技术属于集成电路
，特别是涉及一种高性能单光子像素spad结构。

技术介绍

[0002]SPAD物理结构是一个反向的PN结，工作状态下，其在阴极N和阳极P两端加很高的反向偏压，让二极管工作在盖革模式。当光子在其耗尽区被吸收时，由于高的电场强度发生载流子倍增效应，使PN结反向电阻瞬间降低，产生很高的反向电流。而常用的SPAD结构中，反向偏压在15V以上，这导致SPAD不容易兼容标准CMOS电路，同时高的电压需要强的隔离手段，这导致单个像素尺寸巨大，不能提高探测的空间分辨率，严重限制了其在手机等微小型设备中的应用。

技术实现思路

[0003]本专利技术提供了一种高性能单光子像素spad结构，解决了以上问题。
[0004]为解决上述技术问题，本专利技术是通过以下技术方案实现的：
[0005]本专利技术的一种高性能单光子像素spad结构，包括硅表面、阴极、阳极，所述阴极上加高压，所述阳极上接地；
[0006]在所述硅表面进行多次掺杂不同性质的杂质，并调制为：将N型杂质和P型杂质的离子注入能量，形成多个PN结背靠背，最后通过并联的方式，将多个反偏的PN结并联；
[0007]任意两相互接触的PN结形成空间耗尽区，同时在垂直方向上，所述P型杂质采用深P阱注入引出并接入至接地电压上，所述N型杂质采用深N阱注入引出并接于高压上；所述深P阱注入和深N阱注入采用多次掺杂，使信号从深处能够有效引出，并且使任意两PN结均为并联，从而在纵向上有效增加空间耗尽区深度；
[0008]所述阴极和深N阱注入与P型杂质之间使用外延层低浓度掺杂做隔离；所述阳极和深P阱注入与N型杂质之间使用外延层低浓度掺杂做隔离。
[0009]进一步地，所述N型杂质采用的种类为磷或者砷；所述P型杂质采用的种类为硼或者铟。
[0010]进一步地，所述硅表面下部通过改变离子注入能量，在硅表面下部形成N
‑
P
‑
N
‑
P
‑
N形式的掺杂组分重复的结构。
[0011]本专利技术相对于现有技术包括有以下有益效果：
[0012]1、当添加反偏压时，只要其中任何一个PN结发生雪崩，便可产生一个有效事件；多个并联的耗尽区在不增加击穿电压情况下，有效的扩展了耗尽区的深度，提高了探测效率。
[0013]2、由于在深处增加耗尽区，因此在P
‑
Rich和N
‑
Rich中产生的光电荷可以迅速扩散进入相邻耗尽区，减少光电子的扩散时间，从而降低时间抖动。
[0014]3.由于采用多次调制，每个PN结不需要做的很宽，可有效降低SPAD雪崩电压。
[0015]当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
[0016]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1为本专利技术一种高性能单光子像素spad结构具体实施例1的结构截面示意图；
[0018]图2为本专利技术一种高性能单光子像素spad结构具体实施例2的结构截面示意图；
[0019]图3为现有传统的PSAD像素图形结构截面示意图；
[0020]图4为现有传统的PSAD像素图形结构顶视图；
[0021]附图中，各标号所代表的部件列表如下：
[0022]N+
‑
阴极，P+
‑
阳极，BV
‑
高压，GND
‑
接地，DNW
‑
深N阱注入，DPW
‑
深P阱注入，EPI
‑
外延层。
具体实施方式
[0023]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0024]工业中常用的SPAD结构如图3
‑
4所示，在硅表面下注入比较浅的N型替位式杂质，在其更深处掺入P型替位式杂质，在两种掺杂界面的附近形成了空间耗尽区。其在纵向尺寸Xd:
[0025][0026]其中，q为单位电荷量，Na为N型杂质的浓度，Nd为P型杂质的浓度，ε0为真空介电常数，ε
r
为硅的相对介电常数，Vbias为加载PN结两端电压，Vdep为耗尽区内部空间电场的电压降。
[0027]工作模式下，在N+加高压BV，一般高于15V，在GND接到地。当光子在耗尽区被收集而导致耗尽区雪崩击穿，瞬间产生很大电流，产生电流脉冲。此区域吸收时才代表一次有效的单光子事件，同时耗尽区比较薄，导致像素对光子探测效率很低，这严重制约着SPAD的感光性能。通常为了提高探测效率，降低富掺杂P型区域P
‑
Rich区的N型杂质掺杂浓度，从而增加耗尽区宽度，但这又需要高的击穿电压使PN结维持在盖革模式，这种结构导致探测效率和工作电压产生了不可调和的矛盾。同时在P型外延层P
‑
epi中吸收的光子后扩散到到耗尽区，然后迅速发生雪崩击穿，由于扩散时间的增加导致测量时产生时间抖动或事件延迟，严重影响传感器探测的时间精度；
[0028]如图1
‑
2所示，针对传统SPAD像素结构，探测效率和雪崩电压相矛盾问题，本专利技术提出一种高性能单光子像素spad结构，其结构包括硅表面、阴极N+、阳极P+，阴极N+上加高压BV，阳极P+上接地GND；
[0029]在硅表面进行多次掺杂不同性质的杂质，并调制为：将N型杂质和P型杂质的离子
注入能量，形成多个PN结背靠背，最后通过并联的方式，将多个反偏的PN结并联；
[0030]任意两相互接触的PN结形成空间耗尽区，同时在垂直方向上，P型杂质采用深P阱注入DPW引出并接入至接地GND电压上，N型杂质采用深N阱注入DNW引出并接于高压BV上；深P阱注入DPW和深N阱注入DNW采用多次掺杂，使信号从深处能够有效引出，并且使任意两PN结均为并联，从而在纵向上有效增加空间耗尽区深度；同时多重掺杂，使有效耗尽区厚度增加，在体硅中产生的光电子可以向上或向下经过短距离扩散，很快进入耗尽区，有效降低时间抖动。同时为了尽可能让发生击穿的位置发生在耗尽区，阴极N+和深N阱注入DNW与P型杂质注入层P
‑
rich之间用EPI低浓度掺杂做隔离，阳极P+和深P阱注入DPW与N型杂质注入层N
‑
rich之间用EPI低浓度掺杂做隔离；
[0031]阴极N+和深N阱注入DNW与P型杂质之间使用外延层EP本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高性能单光子像素spad结构，包括硅表面、阴极(N+)、阳极(P+)，所述阴极(N+)上加高压(BV)，所述阳极(P+)上接地(GND)，其特征在于：在所述硅表面进行多次掺杂不同性质的杂质，并调制为：将N型杂质和P型杂质的离子注入能量，形成多个PN结背靠背，最后通过并联的方式，将多个反偏的PN结并联；任意两相互接触的PN结形成空间耗尽区，同时在垂直方向上，所述P型杂质采用深P阱注入(DPW)引出并接入至接地(GND)电压上，所述N型杂质采用深N阱注入(DNW)引出并接于高压(BV)上；所述深P阱注入(DPW)和深N阱注入(DNW)采用多次掺杂，使信号从深处能够有效引出，并且使任意两PN结均为并联，从而在纵向上有效...

【专利技术属性】
技术研发人员：武大猷，江建明，张睿轶，李高志，
申请(专利权)人：上海矽印科技有限公司，
类型：发明
国别省市：