振荡器电路及锁相环电路制造技术

本申请公开了一种振荡器电路及锁相环电路，该振荡器电路包括电感、电容、四个晶体管、电流偏置电路、三个电阻和两个输出端；电感的一端、第一晶体管的第三引脚、第二晶体管的第一引脚及第四晶体管的第一引脚均连接电容的一端，电感的另一端、第二晶体管的第三引脚、第一晶体管的第一引脚及第三晶体管的第一引脚均连接电容另一端；第一晶体管的第二引脚及第二晶体管的第二引脚均连接电流偏置电路；第三晶体管的第二引脚、第四晶体管的第二引脚均连接第三电阻；第三晶体管的第三引脚连接第一电阻，第四晶体管的第三引脚连接第二电阻；正向输出端连接第一电阻，负向输出端连接第二电阻。该振荡器电路采用电阻偏置，降低了输出时钟信号的相位噪声。钟信号的相位噪声。钟信号的相位噪声。

【技术实现步骤摘要】
振荡器电路及锁相环电路


[0001]本申请涉及集成电路
，具体涉及一种振荡器电路以及包括该振荡器电路的锁相环电路。

技术介绍

[0002]目前，锁相环作为时钟产生电路，广泛应用于各种场景，例如微处理器、毫米波电路、高速串行收发机以及时钟恢复电路等。
[0003]在典型锁相环结构中，压控(或数控)振荡器根据电压产生一定频率的振荡信号，该信号经分频器分频输出反馈时钟，反馈时钟和参考时钟进行鉴频鉴相给出两者之间的相位关系(相位超前或相位滞后)，再经低通滤波器后控制振荡器的振荡频率。压控振荡器包括LC振荡电路和电平转换电路，LC振荡信号高于电源电压，经电平转换输出时钟信号。电平转换电路还需兼具噪声隔离、信号驱动等功能。
[0004]以高速串行收发机为例，随传输速率增加，对时钟抖动的要求不断提高。抖动性能不佳的时钟模块会恶化发送机的传输眼图，提高接收机的误码率。振荡器作为锁相环电路的核心部分，其相位噪声性直接决定了锁相环的抖动性能。传统LC振荡器采用电流模驱动电路，严重恶化振荡器相位噪声，导致时钟输出抖动变大。<br/>
技术实现思路
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种振荡器电路，其特征在于，包括电感、电容、第一晶体管、第二晶体管、电流偏置电路、第一电阻、第二电阻、第三晶体管、第四晶体管、第三电阻、正向输出端和负向输出端；所述电感的第一端、所述第一晶体管的第三引脚、所述第二晶体管的第一引脚以及所述第四晶体管的第一引脚分别与所述电容的第一端相连接，所述电感的第二端、所述第二晶体管的第三引脚、所述第一晶体管的第一引脚以及所述第三晶体管的第一引脚分别与所述电容的第二端相连接；所述第一晶体管的第二引脚以及所述第二晶体管的第二引脚分别与所述电流偏置电路的第一端相连接；所述第三晶体管的第二引脚、所述第四晶体管的第二引脚分别与所述第三电阻的第一端相连接；所述第三晶体管的第三引脚与所述第一电阻的第一端相连接，所述第四晶体管的第三引脚与所述第二电阻的第一端相连接；所述正向输出端与所述第一电阻的第一端相连接，所述负向输出端与所述第二电阻的第一端相连接。2.根据权利要求1所述的振荡器电路，其特征在于，所述电感为差分三端电感。3.根据权利要求2所述的振荡器电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管均为NMOS场效应管；所述NMOS场效应管的第一引脚为栅极，所述NMOS场效应管的第二引脚为源极，所述NMOS场效应管的第三引脚为漏极；所述电流偏置电路的第二端用于接地；所述差分三端电感的第三端用于连接电源电压。4.根据权利要求2所述的振荡器电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管均为PMOS场效应管；所述PMOS场效应管的第一引脚为栅极，所述PMOS场效应管的第二引脚为源极，所述PMOS场效应管的第三引脚为漏极；所述电流偏置电路的第二端用于连接电源电压；所述差分三端电感的第三端用于接地。5.根据权利要求2所述的振荡器电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管均为三极管；所述三极管的第一引脚为基极，所述三极管的第二引脚为发射极，所述三极管的第三引脚为集电极；所述电流偏置电路的第二端用于接地；所述差分三端电感的第三端用于连接电源电压。6.根据权利要求1
‑
5任一项所述的振荡器电路，其特征在于，所述电流偏置电路为电流镜，所述电流镜包括带隙基准源、第九晶体管和第十晶体管；所述第九晶体管的第一引脚和所述第十晶体管的第一引脚相连接；所述第九晶体管的第二引脚和所述第十晶体管的第二引脚相连接；所述第九晶体管的第一引脚以及第三引脚分别与所述带隙基准源相...

【专利技术属性】
技术研发人员：盖伟新，董彦池，
申请(专利权)人：北京大学天津滨海新一代信息技术研究院，
类型：发明
国别省市：