【技术实现步骤摘要】
一种开关控制电路和电子设备
[0001]本专利技术涉及开关
，特别涉及一种开关控制电路和电子设备。
技术介绍
[0002]控制电源的某路通断，通常使用微处理器或可编程逻辑控制器的GPIO(General Purpose Input Output通用输入/输出)控制开关管的栅极电压，从而控制电源输入端和电源输出端之间的通路，达到控制电源通断的目的。
[0003]如图1所示，微控制器或可编程逻辑控制器通过GPIO控制M2的G极(栅极)电压，从而控制M1的V
gs
电压的高低，实现对M1的D极(漏极)和S极(源极)的通断，达到控制电源通断的目的。
[0004]然而，当微控制器或可编程逻辑控制器上的程序初始化或出现异常时，无法确定GPIO管脚的状态，电源输入端和电源输出端之间的MOS管不可控制，可能存在MOS管断开，导致电源通路断开，影响系统性能。
技术实现思路
[0005]本专利技术提供一种开关控制电路和电子设备，用以解决现有技术中存在的微控制器或可编程逻辑控制器上的程序初始化或出现异常时，电源通路之间的MOS管不可控，影响系统性能的问题。
[0006]第一方面，本专利技术实施例提供一种开关控制电路，包括输入输出IO扩展锁存模块和开关模块，其中：
[0007]所述IO扩展锁存模块与所述开关模块的第一端连接，用于将所述IO扩展锁存模块的第一端口的状态锁存为输出状态，将所述第一端口的电平锁存为第一电平，并基于所述第一电平控制所述开关模块处于导通状态；>[0008]所述开关模块的第二端与电源输入端连接，所述开关模块的第三端与电源输出端连接，用于在所述开关模块处于导通状态时，导通所述电源输入端与所述电源输出端之间的通路。
[0009]在一种可能的实现方式中，该电路还包括控制模块；
[0010]所述控制模块与所述IO扩展锁存模块连接，用于控制所述IO扩展锁存模块锁存第一电平，并通过所述第一端口输出。
[0011]在一种可能的实现方式中，所述IO扩展锁存单元还包括第二端口，所述第二端口和所述第一端口连接；
[0012]所述控制单元控制所述IO扩展锁存模块锁存第一电平，并通过所述第一端口输出之前，还用于：
[0013]读取所述第二端口的输入电平为第二电平。
[0014]在一种可能的实现方式中，所述开关模块包括第一开关单元和第二开关单元；
[0015]所述第一开关单元的第一端与所述IO扩展锁存模块连接，所述第一开关单元的第
二端与供电电源连接，所述第一开关单元的第三端与所述第二开关单元的第一端连接，所述第一开关单元的第四端与地电平连接；
[0016]所述第一开关单元，用于基于所述第一电平和所述供电电源输出的供电电压，导通所述第一开关单元的第三端和所述第一开关单元的第四端之间的通路，以向所述第二开关单元输入所述地电平；
[0017]所述第二开关单元的第二端与所述电源输入端连接，所述第二开关单元的第三端与所述电源输出端连接；
[0018]所述第二开关单元，用于接收所述地电平，基于所述地电平导通所述第二开关单元的第二端和所述第二开关单元的第三端之间的通路。
[0019]在一种可能的实现方式中，所述第一开关单元包括第一电阻、第二电阻、第一开关管和第二开关管；
[0020]所述第一电阻的一端与所述第一开关管的控制端连接，作为所述第一开关单元的第一端，所述第一电阻的另一端与所述第二电阻的一端、所述供电电源连接，作为所述第一开关单元的第二端；
[0021]所述第二电阻的另一端与所述第一开关管的第一端、所述第二开关管的控制端连接；
[0022]所述第一开关管的第二端接地；
[0023]所述第二开关管的第一端作为所述第一开关单元的第三端，所述第二开关管的第二端接地，作为所述第一开关单元的第四端。
[0024]在一种可能的实现方式中，所述第二开关单元包括第三电阻、第四电阻和第三开关管；
[0025]所述第三电阻的一端作为所述第二开关单元的第一端，所述第三电阻的另一端分别与所述第四电阻的一端和所述第三开关管的控制端连接；
[0026]所述第四电阻的另一端与所述第三开关管的第二端连接，作为所述第二开关单元的第二端；
[0027]所述第三开关管的第一端作为所述第二开关单元的第三端。
[0028]第二方面，本专利技术实施例还提供一种开关控制方法，该方法包括：
[0029]将IO扩展锁存模块的第一端口的状态锁存为输出状态，并将所述第一端口的电平锁存为第一电平；
[0030]基于所述第一电平导通开关模块之间的通路，以导通电源输入端和电源输出端之间的通路。
[0031]在一种可能的实现方式中，所述将IO扩展锁存模块的第一端口的状态锁存为输出状态，并将所述第一端口的电平锁存为第一电平之前，还包括：
[0032]控制所述IO扩展锁存模块锁存第一电平，并通过所述第一端口输出。
[0033]在一种可能的实现方式中，所述控制IO扩展锁存模块锁存第一电平，并通过第一端口输出之前，还包括：
[0034]读取所述IO扩展锁存模块的第二端口的输入电平为第二电平，其中，所述第一端口与所述第二端口连接。
[0035]第三方面，本专利技术实施例提供一种电子设备，包括如第一方面任一所述的开关控
制电路。
[0036]本专利技术有益效果如下：
[0037]本专利技术实施例提供的一种开关控制电路和电子设备，由于开关模块是由IO扩展锁存模块控制的，不是控制器直接控制的，而是锁存第一端口的状态为输出状态，锁存第一端口的电平为第一电平，使用锁存后的第一电平控制开关模块导通，第一电平被锁存后，在未进行新的设置之前保持不变，从而可以避免因程序初始化、程序升级或程序异常而导致电源通路断开的现象，进而可以提高系统性能。
附图说明
[0038]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0039]图1为现有技术中的开关控制电路的结构示意图；
[0040]图2为本专利技术实施例提供的一种开关控制电路的结构示意图；
[0041]图3为IO扩展锁存器的管脚的内部结构示意图；
[0042]图4为本专利技术实施例提供的又一种开关控制电路的结构示意图；
[0043]图5为本专利技术实施例提供的又一种开关控制电路的结构示意图；
[0044]图6为本专利技术实施例提供的又一种开关控制电路的结构示意图；
[0045]图7为本专利技术实施例提供的又一种开关控制电路的结构示意图；
[0046]图8为本专利技术实施例提供的又一种开关控制电路的结构示意图；
[0047]图9为本专利技术实施例提供的又一种开关控制电路的结构示意图；本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种开关控制电路，其特征在于，包括输入输出IO扩展锁存模块和开关模块，其中：所述IO扩展锁存模块与所述开关模块的第一端连接，用于将所述IO扩展锁存模块的第一端口的状态锁存为输出状态，将所述第一端口的电平锁存为第一电平，并基于所述第一电平控制所述开关模块处于导通状态；所述开关模块的第二端与电源输入端连接，所述开关模块的第三端与电源输出端连接，用于在所述开关模块处于导通状态时，导通所述电源输入端与所述电源输出端之间的通路。2.如权利要求1所述的电路，其特征在于，还包括控制模块；所述控制模块与所述IO扩展锁存模块连接，用于控制所述IO扩展锁存模块锁存第一电平，并通过所述第一端口输出。3.如权利要求2所述的电路，其特征在于，所述IO扩展锁存单元还包括第二端口，所述第二端口和所述第一端口连接；所述控制单元控制所述IO扩展锁存模块锁存第一电平，并通过所述第一端口输出之前，还用于：读取所述第二端口的输入电平为第二电平。4.如权利要求1所述的电路，其特征在于，所述开关模块包括第一开关单元和第二开关单元；所述第一开关单元的第一端与所述IO扩展锁存模块连接，所述第一开关单元的第二端与供电电源连接，所述第一开关单元的第三端与所述第二开关单元的第一端连接，所述第一开关单元的第四端与地电平连接；所述第一开关单元，用于基于所述第一电平和所述供电电源输出的供电电压，导通所述第一开关单元的第三端和所述第一开关单元的第四端之间的通路，以向所述第二开关单元输入所述地电平；所述第二开关单元的第二端与所述电源输入端连接，所述第二开关单元的第三端与所述电源输出端连接；所述第二开关单元，用于接收所述地电平，基于所述地电平导通所述第二开关单元的第二端和所述第二开关单元的第三端之间的通路。5.如权利要求4所述的电路，其特征在于，所述...
【专利技术属性】
技术研发人员：毛黎高，
申请(专利权)人：浙江大华技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。