移位寄存器单元及其驱动方法、栅极驱动电路和显示装置制造方法及图纸

本公开提供了一种移位寄存器单元，包括：显示写入复位子电路、插黑写入复位子电路和第一输出子电路，显示写入复位子电路配置为在显示级联信号的控制下将有效电平信号写入至第一上拉节点和第二上拉节点，以及在显示复位信号的控制下将非有效电平信号写入至第一上拉节点和第二上拉节点；插黑写入复位子电路配置为在插黑级联信号的控制下将有效电平信号写入至第一上拉节点和第二上拉节点，以及在控制时钟信号的控制下将非有效电平信号写入至第一上拉节点和第二上拉节点；第一输出子电路，配置为在第一上拉节点处电压和第二上拉节点处电压的控制下进行输出。处电压的控制下进行输出。处电压的控制下进行输出。

【技术实现步骤摘要】
移位寄存器单元及其驱动方法、栅极驱动电路和显示装置


[0001]本专利技术涉及显示领域，特别涉及一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。

技术介绍

[0002]在显示领域特别是有机发光二极管显示装置中，动态显示画面的切换过程容易产生动态图像拖影现象，即在由上一帧显示画面切换到下一帧显示画面时，会感受到上一帧画面的拖影。为了克服动态图像拖影现象，相关技术中在像素发光期间增加了画面切黑的过程，通过增加画面切黑过程减少像素的正常显示时间，从而能有效改善动态图像拖影现象。

技术实现思路

[0003]第一方面，本公开实施例提供了一种移位寄存器单元，包括：
[0004]显示写入复位子电路，与第一上拉节点、第二上拉节点、显示级联信号输入端和显示复位信号输入端耦接，配置为在所述显示级联信号输入端所提供的显示级联信号的控制下将有效电平信号写入至所述第一上拉节点和所述第二上拉节点，以及在所述显示复位信号输入端所提供的显示复位信号的控制下将非有效电平信号写入至所述第一上拉节点和所述第二上拉节点；
[0005]插黑写入复本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：显示写入复位子电路，与第一上拉节点、第二上拉节点、显示级联信号输入端和显示复位信号输入端耦接，配置为在所述显示级联信号输入端所提供的显示级联信号的控制下将有效电平信号写入至所述第一上拉节点和所述第二上拉节点，以及在所述显示复位信号输入端所提供的显示复位信号的控制下将非有效电平信号写入至所述第一上拉节点和所述第二上拉节点；插黑写入复位子电路，与所述第一上拉节点、所述第二上拉节点、插黑级联信号输入端和控制时钟信号端耦接，配置为在所述插黑级联信号输入端所提供的插黑级联信号的控制下将有效电平信号写入至所述第一上拉节点和所述第二上拉节点，以及在所述控制时钟信号端所提供的控制时钟信号的控制下将非有效电平信号写入至所述第一上拉节点和所述第二上拉节点；第一输出子电路，与所述第一上拉节点、所述第二上拉节点、两个级联时钟信号端、两个第一扫描时钟信号端、两个级联信号输出端和两个第一复合信号输出端耦接，配置为在所述第一上拉节点处电压的控制下将一个级联时钟信号端提供的级联时钟信号写入至一个级联信号输出端，并将一个第一扫描时钟信号端提供的第一扫描时钟信号写入至一个第一复合信号输出端，以及在所述第二上拉节点处电压的控制下将另一个级联时钟信号端提供的级联时钟信号写入至另一个级联信号输出端，并将另一个第一扫描时钟信号端提供的第一扫描时钟信号写入至另一个第一复合信号输出端。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述插黑写入复位子电路包括：第一插黑写入晶体管、第二插黑写入晶体管、第一插黑复位晶体管和第二插黑复位晶体管；所述第一插黑写入晶体管的控制极与插黑级联信号输入端耦接，所述第一插黑写入晶体管的第一极与所述插黑级联信号输入端耦接，所述第一插黑写入晶体管的第二极与所述第一上拉节点耦接；所述第二插黑写入晶体管的控制极与插黑级联信号输入端耦接，所述第二插黑写入晶体管的第一极与所述插黑级联信号输入端或控压节点耦接，所述第二插黑写入晶体管的第二极与所述第二上拉节点耦接；所述第一插黑复位晶体管的控制极与插黑复位信号输入端耦接，所述第一插黑复位晶体管的第一极与第一复位电压端耦接，所述第一插黑复位晶体管的第二极与所述第一上拉节点耦接；所述第二插黑复位晶体管的控制极与插黑复位信号输入端耦接，所述第二插黑复位晶体管的第一极与所述第一复位电压端或控压节点耦接，所述第二插黑复位晶体管的第二极与所述第二上拉节点耦接。3.根据权利要求1或2所述的移位寄存器单元，其特征在于，还包括：控压子电路，与所述第一上拉节点、第一工作电压端和控压节点耦接，配置为在所述第一上拉节点处电压的控制，将所述第一工作电压端提供的第一工作电压写入至所述控压节点，所述第一工作电压为有效电平；所述移位寄存器单元还包括：第一防漏电子电路，所述第一防漏电子电路与第一复位电压端、所述控压节点和所述显示复位信号输入端耦接，所述第一防漏电子电路配置为在
所述显示复位信号的控制下将所述第一复位电压端提供的第一复位电压写入至所述控压节点，所述第一复位电压为非有效电平，所述显示写入复位子电路具体配置为在所述显示复位信号的控制下将所述控压节点处电压写入至所述第一上拉节点和所述第二上拉节点；和/或，所述移位寄存器单元还包括：第二防漏电子电路，所述第二防漏电子电路与第一复位电压端、所述控压节点和所述控制时钟信号端耦接，所述第二防漏电子电路配置为在所述控制时钟信号的控制下将所述第一复位电压端提供的第一复位电压写入至所述控压节点，所述第一复位电压为非有效电平，所述插黑写入复位子电路具体配置为在所述控制时钟信号的控制下将所述控压节点处电压写入至所述第一上拉节点和所述第二上拉节点。4.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：感测输入子电路，与所述第一上拉节点、所述第二上拉节点、感测级联信号输入端、随机感测信号端和感测控制信号端耦接，用于在所述随机感测信号端提供的随机感测信号的控制下将所述感测级联信号输入端提供的感测级联信号写入至所述感测输入子电路内部的感测控制节点，以及在所述感测控制节点处电压和所述感测控制信号端提供的感测控制信号的控制下将所述感测控制信号写入至所述第一上拉节点。5.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：反相子电路，与所述第一上拉节点、所述第二上拉节点、第一下拉节点、第二下拉节点耦接，配置为向所述第一下拉节点写入与所述第一上拉节点处电压反相的电压，以及向所述第二下拉节点写入与所述第二上拉节点处反相的电压；反馈子电路，与所述第一上拉节点、所述第二上拉节点、所述第一下拉节点、所述第二下拉节点耦接，配置为在所述第一下拉节点处电压和/或所述第二节点处电压的控制下将非有效电平信号写入至所述第一上拉节点和所述第二上拉节点；所述第一输出子电路还与所述第一下拉节点和所述第二下拉节点耦接，所述第一输出子电路还配置为在所述第一下拉节点处电压和所述第二下拉节点处电压的控制下将非有效电平信号写入至两个级联信号输出端和两个第一复合信号输出端。6.根据权利要求5所述的位移寄存器单元，其特征在于，所述移位寄存器单元还包括：下拉控制子电路，与所述显示级联信号输入端、所述插黑级联信号输入端耦接、所述第一下拉节点、所述第二下拉节点、第一复位电压端耦接，配置为在所述显示级联信号的控制下将所述第一复位电压端提供的第一复位电压写入至所述第一下拉节点和所述第二下拉节点，以及在所述插黑级联信号的控制下将所述第一复位电压写入至所述第一下拉节点和所述第二下拉节点。7.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：全局复位子电路，与所述第一上拉节点、第二上拉节点和全局复位信号输入端耦接，...

【专利技术属性】
技术研发人员：冯雪欢，高如珍，薛而延，万燕飞，罗标，桂学海，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：