像素扫描驱动电路、阵列基板与显示终端制造技术

本申请公开一种准确输出扫描信号的像素扫描驱动电路，包括开关单元、上拉输出单元及下拉输出单元。在一个扫描周期中的扫描信号输出阶段，下拉输出单元依据时钟信号输出扫描信号中的第一参考电压至扫描信号输出端。开关单元电性连接于下拉输出单元，在一个扫描周期的维持阶段，开关单元依据接收到的开关控制信号控制下拉节点的电压以控制下拉输出单元停止输出第一参考电压。在维持阶段，上拉输出单元输出扫描信号中第二参考电压，第二参考电压控制像素单元停止接收图像数据。开关单元包括的晶体管的类型不同于上拉输出单元及下拉输出单元包括的晶体管的类型。本申请还进一步公开包括前述像素扫描驱动电路的阵列基板与显示终端。终端。终端。

【技术实现步骤摘要】
像素扫描驱动电路、阵列基板与显示终端


[0001]本专利技术涉及显示驱动领域，特别是涉及一种像素扫描驱动电路、阵列基板与显示终端。

技术介绍

[0002]随着显示技术的进步，有机发光二极管(Organic Light Emitting Diode,OLED)显示面板作为新一代显示技术具有分辨率高、高亮度、高分辨率、响应速度快等优点备受市场关注，成为现代显示面板的发展主流之一。
[0003]OLED显示面板的像素扫描驱动电路使用GOA(Gate Driver on Array)技术，GOA技术通过光刻工艺将栅极驱动电路集成在液晶显示装置的显示阵列基板上，像素扫描驱动电路包含有多个薄膜晶体管和电容。目前而言，像素扫描驱动电路中的薄膜晶体管的类型均完全相同，例如均采用N型的薄膜晶体管或者均采用P型的薄膜晶体管。但是，当像素扫描驱动电路中的薄膜晶体管均为P型时漏电流较大而导致像素单元执行图像显示时刷新率无法降低且显示面板整体功耗较大，而当像素扫描驱动电路中的薄膜晶体管均为N型时则容易产生漂移而导致不同像素单元中针对相同的图像数据的显示亮度不完全本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素扫描驱动电路，用于输出扫描信号至像素单元，其特征在于，所述像素扫描驱动电路包括开关单元、上拉输出单元以及下拉输出单元，在一帧图像显示阶段的一个扫描周期包括扫描信号输出阶段与维持阶段，其中：在所述扫描信号输出阶段，所述下拉输出单元依据时钟信号输出所述扫描信号中的第一参考电压至扫描信号输出端，所述第一参考电压用于控制所述像素单元接收图像显示用的图像数据；所述开关单元电性连接于所述下拉输出单元，在所述维持阶段，所述开关单元依据接收到的开关控制信号控制下拉节点的电压，以所述下拉节点的电压控制所述下拉输出单元停止输出所述第一参考电压，所述开关控制信号为自所述像素扫描驱动电路输入信号；且在所述维持阶段，所述上拉输出单元输出扫描信号中第二参考电压，所述第二参考电压控制所述像素单元停止接收所述图像数据；所述开关单元包括的晶体管的类型不同于所述上拉输出单元以及所述下拉输出单元包括的晶体管的类型。2.根据权利要求1所述的像素扫描驱动电路，其特征在于，所述开关单元包括开关晶体管，所述开关晶体管的栅极电性连接开关控制信号端以接收所述开关控制信号，所述开关晶体管的源极电性连接第二参考电压端以接收所述第二参考电压，所述开关晶体管的漏极电性连接于第一输出控制单元，所述开关晶体管用于在所述维持阶段导通，并将所述第二参考电压传输至所述第一输出控制单元。3.根据权利要求2所述的像素扫描驱动电路，其特征在于，所述开关晶体管为N型薄膜晶体管，且所述开关晶体管在所述维持阶段依据在所述开关控制信号中的高电平控制下处于导通状态。4.根据权利要求1所述的像素扫描驱动电路，其特征在于，所述开关单元通过第一输出控制单元电性连接于所述下拉节点，且所述第一输出控制单元通过上拉节点电性连接于所述上拉输出单元，在所述维持阶段，所述上拉节点电压控制所述上拉输出单元输出所述第二参考电压，同时控制所述第一输出控制单元将所述开关单元输出的所述第二参考电压传输至所述下拉节点，以控制所述下拉输出单元停止输出所述第一参考电压。5.根据权利要求2所述的像素扫描驱动电路，其特征在于，所述第一输出控制单元包括第一输出控制晶体管，所述第一输出控制晶体管的栅极电性连接于所述上拉节点，所述第一输出控制晶体管的源极电性连接于所述开关单元，所述第一输出控制晶体管的漏极电性连接于所述下拉节点；在所述扫描信号输出阶段，所述上拉节点的电压控制所述第一输出控制晶体管电性截止；在所述维持阶段，所述上拉阶段的电压控制所述第一输出晶体管导通，并将所述第二参考电压传输至所述下拉节点。6.根据权利要求5所述的像素扫描驱动电路，其特征在于，所述第一输出控制晶体管为P型薄膜晶体管或者N型薄膜晶体管；当所述第一输出控制晶体管为P型薄膜晶体管，且在所述第一输出控制晶体管在所述维持阶段在所述上拉节点的低电压控制下处于导通状态，以输出所述第二参考电压至所述下拉节点，以控制所述下拉输出单元电性截止状态；
当所述第一输出控制晶体管为N型薄膜晶体管，且在所述第一输出控制晶体管在所述维持阶段在所述上拉节点的高电压控制下处于导通状态，以输出所述第二参考电压至所述下拉节点，以控制所述下拉输出单元处于电性截止状态。7.根据权利要求5所述的像素扫描驱动电路，其特征在于，所述下拉节点通过第二输出控制单元电性连接所述上拉节点，在所述扫描信号输出阶段，所述下拉节点的电压控制所述下拉输出单元输出所述第一参考电压，且所述下拉节点的电压控制所述第二输出控制单元将所述第二参考电压传输至所述上拉节点，以使得所述上拉节点的电压控制所述上拉输出单元停止输出所述第二参考电压。8.根据权利要求7所述的像素扫描驱动电路，其特征在于，所述第二输出控制单元包括第二输出控制晶体管，所述第二输出控制晶体管的栅极电性连接所述下拉节点，所述第二输出控制晶体管的源极电性连接所述第二参考电压端以接收所述第二参考电压，所述第二输出控制晶体管的漏极电性连接所述上拉节点；在所述扫描信号输出阶段，所述下拉节点的电压控制所述第二输出控制晶体管导通，并将所述第二参考电压传输至所述上拉节点以控制所述上拉输出单元停止输出所述第二参考电压至所述输出端。9.根据权利要求8所述的像素扫描驱动电路，其特征在于，所述第二输出控制晶体管为P型薄膜晶体管或者N型薄膜晶体管；当所述第二输出控制晶体管为P型薄膜晶体，且在所述第二输出控制晶体管在所述扫描信号输出阶段在所述下拉节点的低电压控制下处于导通状态状态，并输出所述第二参考电压至所述上拉节点；当所述第二输出控制晶体管为N型薄膜晶体管，且在所述第二输出控制晶体管在所述扫描信号输出阶段在所述下拉节点的高电压控制下处于导通状态状态，并输出所述第二参考电压至所述上拉节点。10.根据权利要求1所述的像素扫描驱动电路，其特征在于，所述扫描周期还包括初始阶段，且所述初始阶段、所述扫描信号输出阶段以及维持节点按照时间先后依次排列；所述像素扫描驱动电路还包括启动单元，所述启动单元通过所述下拉节点电性连接于所述下拉输出单元和所述第二输出控制单元，用于在初始化阶段，控制所述下拉节点的电压为初始电压，所述初始电压用于控制所述下拉输出单元处于导通状态并输出所述时钟信号。11.根据权利...

【专利技术属性】
技术研发人员：袁泽，康佳昊，王劭文，颜尧，
申请(专利权)人：深圳市柔宇科技股份有限公司，
类型：发明
国别省市：