单片机、微机仿真实验仪制造技术

本实用新型专利技术涉及一种教学实验仪器，它由主机、ＣＰＵ片组成，主机上接有通用可编程Ｉ／Ｏ接口电路，其数据、地址总线及片选端，读、写端，地址锁存信号端，输入输出口和存贮器选择端均与总线插口相连，其输入输出口线接键盘，其输入输出线接普通显示器；ＣＰＵ卡由中央处理器、晶振、内总线驱动器、外总线驱动器、地址锁存器、可编程逻辑控制器组、程序存贮器组成，它们的各连接端均与总线插口对应端相连。（*该技术在2008年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种教学实验仪器，特别是一种用于进行单片机或微机原理教学的仪器。目前，在学生学习单片机或微机原理时，通常需分别用单片机实验仪和微机实验仪来完成，功能单一，不能互换，设备投资大，成本高，使用也不方便，而且，现有的单片机实验仪或微机实验仪只具有学习的功能，没有仿真开发功能，使得使用者只能进行单片机或微机的基本实验，而不能进行单片机或微机的仿真开发，给使用者带来很大的局限性。本技术的目的就是为了解决上述问题，提供一种功能齐全、投资少、成本低、使用方便并能为使用者充分发挥开发才能提供条件的单片机、微机仿真实验仪。本技术的技术解决方案一种单片机、微机仿真实验仪，由主机、CPU卡组成，其中主机包括有定时/计数器IC1、串行接口IC2、中断控制器IC3、D/A转换器IC4、A/D转换器IC5、并行输入输出接口IC6、程序/数据存贮器IC7、译码器IC8，其中定时/计数器IC1、串行接口IC2、中断控制器IC3、D/A转换器IC4、A/D转换器IC5、并行输入输出接口IC6、程序/数据存贮器IC7的数据、地址总线连在一起接至总线插口IC9,IC1、IC2、IC3、IC4、IC5、IC6的读、写端RD、WR分别连在一起接至总线插口IC9,IC1的片选端CS、控制端、输出端接至实验插座Z1,IC2的片选端CS接总线插口IC9，其串行收、发端RXD、TXD接至实验插座Z2,IC3的片选端CS和中断源输入端IR0-7接至实验插座Z3,IC4的片选端CS和输出端接至实验插座Z5,IC5的片选端CS、时钟端CLK和模拟量输入端IN0-7接至实验插座Z7，IC6的输入输出口线PA、PB、PC接至实验插座Z8，译码器IC8的输入端亦接至总线插口IC9并与公共地址总线相连，其另一输入线EXCS接至总线插口IC9，译码器IC8的输出端接至实验插座Z4,IC7的存贮器读写端接至总线插口IC9，总线插口IC9上设有实验插座Z10，其特征在于主机还接有通用可编程I/O接口电路IC11，其数据、地址总线接至总线插口IC9与公用数据、地址总线相连，其片选端CS，读、写端RD、WR，地址锁存信号端ALE及输入输出口和存贮器选择端IO/M均与总线插口IC9相连，其输入输出口线PA、PC接键盘M，其输入输出线PB接普通LED显示器N；CPU卡由中央处理器CPU、晶振X、内总线驱动器IC12、外总线驱动器IC13、地址锁存器IC14、可编程逻辑控制器组IC15、程序存贮器IC16组成，CPU的数据总线通过内总线驱动器IC12与总线插口IC9相连接至公用数据线，同时通过外总线驱动器IC13接至仿真插座IC17，并与程序存贮器IC16的数据线相连，中央处理器CPU的输入输出口线I/O接总线插口IC9与实验插座Z10相连，中央处理器CPU的地址总线直接接仿真插座IC17，同时接至地址存锁器IC14，地址锁存器IC14的输出接总线插口IC9与公共地址总线相连，同时接至可编程逻辑控制器组IC15的输入端，还与程序存贮器IC16的地址线相连，中央处理器CPU的读、写端RD、WR，程序选通端PSEN、输入输出和存贮器选择端IO/M与可编程逻辑控制器组IC15的输入端相连，IC15的多路输出接至总线插口IC9，分别与主机的存贮器读写线MEMR、MEMW、输入输出读写线IOR、IOW、通用可编程I/O接口电路IC11的片选端IO1CS、并行输入输出接口IC6的片选端IO2CS、串行接口IC2的片选端IO3CS、输入输出和存贮器选择线IO/M、程序/数据存贮器IC7的片选端RAMCS、译码器IC8输入线EXCS、IC11的地址锁存线ALE相连，其中地址锁存线ALE还与仿真插座IC17和中央处理器CPU的对应端相连，IC15的另一部分输出接至仿真插座IC17的读写端RD、WR以及程序存贮器选通端PSEN。本技术采用CPU卡与主机插接相连，主机可配有不同类型的单片机CPU卡和微机CPU卡，故本技术既能用于单片机的原理教学，也能进行微机原理教学，同时又具有单片机和微机的仿真开发功能，使仿真与实验溶于一体，可节省投资，降低成本，使用方便灵活，同时又能向使用者提供发挥自己开发性特长的条件，便于使用者进行仿真开发，创出一些应用单片机或微机的新产品，具有很大的社会效益和经济效益。附图说明图1是本技术实验仪的主机电原理图。图2是本技术实验仪的CPU卡电原理图。图3是本技术CPU卡中可编程逻辑控制器组实施例电原理图。图4是本技术CPU卡中可编程逻辑控制器组另一实施例电原理图。图5是本技术CPU卡中可编程逻辑控制器组又一实施例电原理图。如图1～2，本技术仿真实验仪由主机、CPU卡组成，其中主机包括有定时/计数器IC1(型号可为8253)、串行接口IC2(型号可为8251)、中断控制器IC3(型号可为8259)、D/A转换器IC4(型号可为0832)、A/D转换器IC5(型号可为0809)、并行输入输出接口IC6(型号可为8255)、程序/数据存贮器IC7(型号可为62256)、译码器IC8(型号可为74LS138)，其中定时/计数器IC1、串行接口IC2、中断控制器IC3、D/A转换器IC4、A/D转换器IC5、并行输入输出接口IC6、程序/数据存贮器IC7的数据、地址总线连在一起接至总线插口IC9,IC1、IC2、IC3、IC4、IC5、IC6的读、写端RD、WR分别连在一起接至总线插口IC9,IC1的片选端CS、控制端、输出端接至实验插座Z1,IC2的片选端CS接总线插口IC9，其串行收、发端RXD、TXD接至实验插座Z2,IC3的片选端CS和中断源输入端IR0-7接至实验插座Z3,IC4的片选端CS和输出端(通过运放IC10)接至实验插座Z5,IC5的片选端CS、时钟端CLK和模拟量输入端IN0-7接至实验插座Z7,IC6的输入输出口线PA、PB、PC接至实验插座Z8，译码器IC8的输入端亦接至总线插口IC9并与公共地址总线相连，其另一输入线EXCS接至总线插口IC9，译码器IC8的输出端接至实验插座Z4,IC7的存贮器读写端接至总线插口IC9，总线插口IC9上设有实验插座Z10，本技术的特点是，主机还接有通用可编程I/O接口电路IC11(型号可为8155)，其数据、地址总线接至总线插口IC9与公用数据、地址总线相连，其片选端CS，读、写端RD、WR，地址锁存信号端ALE及输入输出口和存贮器选择端IO/M均与总线插口IC9相连，其输入输出口线PA、PC接键盘M，其输入输出线PB接普通LED显示器N，它克服了现有8088微机实验系统只能用集成块8279作键盘显示器的缺陷。本技术的CPU卡由中央处理器CPU、晶振X、内总线驱动器IC12(型号可为74LS245)、外总线驱动器IC13(型号可为74LS245)、地址锁存器IC14(型号可为74LS373)、可编程逻辑控制器组IC15(型号可为GAL22V10)、程序存贮器IC16(EPROM)组成，CPU的数据总线通过内总线驱动器IC12与总线插口IC9相连接至公用数据线，同时通过外总线驱动器IC13接至仿真插座IC17(仿真插座与用户系统配接)，并与程序存本文档来自技高网...

【技术保护点】
一种单片机、微机仿真实验仪，由主机、ＣＰＵ卡组成，其中主机包括有定时／计数器ＩＣ１、串行接口ＩＣ２、中断控制器ＩＣ３、Ｄ／Ａ转换器ＩＣ４、Ａ／Ｄ转换器ＩＣ５、并行输入输出接口ＩＣ６、程序／数据存贮器ＩＣ７、译码器ＩＣ８，其中定时／计数器ＩＣ１、串行接口ＩＣ２、中断控制器ＩＣ３、Ｄ／Ａ转换器ＩＣ４、Ａ／Ｄ转换器ＩＣ５、并行输入输出接口ＩＣ６、程序／数据存贮器ＩＣ７的数据、地址总线连在一起接至总线插口ＩＣ９，ＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４、ＩＣ５、ＩＣ６的读、写端ＲＤ、ＷＲ分别连在一起接至总线插口ＩＣ９，ＩＣ１的片选端ＣＳ、控制端、输出端接至实验插座Ｚ１，ＩＣ２的片选端ＣＳ接总线插口ＩＣ９，其串行收、发端ＲＸＤ、ＴＸＤ接至实验插座Ｚ２，ＩＣ３的片选端ＣＳ和中断源输入端ＩＲ０－７接至实验插座Ｚ３，ＩＣ４的片选端ＣＳ和输出端接至实验插座Ｚ５，ＩＣ５的片选端ＣＳ、时钟端ＣＬＫ和模拟量输入端ＩＮ０－７接至实验插座Ｚ７，ＩＣ６的输入输出口线ＰＡ、ＰＢ、ＰＣ接至实验插座Ｚ８，译码器ＩＣ８的输入端亦接至总线插口ＩＣ９并与公共地址总线相连，其另一输入线ＥＸＣＳ接至总线插口ＩＣ９，译码器ＩＣ８的输出端接至实验插座Ｚ４，ＩＣ７的存贮器读写端接至总线插口ＩＣ９，总线插口ＩＣ９上设有实验插座Ｚ１０，其特征在于主机还接有通用可编程Ｉ／Ｏ接口电路ＩＣ１１，其数据、地址总线接至总线插口ＩＣ９与公用数据、地址总线相连，其片选端ＣＳ，读、写端ＲＤ、ＷＲ，地址锁存信号端ＡＬＥ及输入输出口和存贮器选择端ＩＯ／Ｍ均与总线插口ＩＣ９相连，其输入输出口线ＰＡ、ＰＣ接键盘Ｍ，其输入输出线ＰＢ接普通ＬＥＤ显示器Ｎ；ＣＰＵ卡由中央处理器ＣＰＵ、晶振Ｘ、内总线驱动器ＩＣ１２、外总线驱动器ＩＣ１３、地址锁存器ＩＣ１４、可编程逻辑控制器组ＩＣ１５、程序存贮器ＩＣ１６组成，ＣＰＵ的数据总线通过内总线驱动器ＩＣ１２与总线插口ＩＣ９相连接至公用数据线，同时通过外总线驱动器ＩＣ１３接至仿真插座ＩＣ１７，并与程序存贮器ＩＣ１６的数据线相连，中央处理器ＣＰＵ的输入输出口线Ｉ／Ｏ接总线插口ＩＣ９与实验插座Ｚ１０相连，中央处理器ＣＰＵ的地址总线直接接仿真插座ＩＣ１７，同时接至地址存锁器ＩＣ１４，地址锁存器ＩＣ１４的输出接总线插口ＩＣ９与公共地址总线相连，同时接至可编程逻辑控制器组ＩＣ１５的输入端，还与程序存贮器ＩＣ１６的地址线相连，中央处理器ＣＰＵ的读、写端ＲＤ、ＷＲ，程序选通端ＰＳＥ...

【技术特征摘要】

【专利技术属性】
技术研发人员：陈菊华，
申请(专利权)人：陈菊华，
类型：实用新型
国别省市：32[中国|江苏]