带隙基准电路、集成电路、无线电器件和电子设备制造技术

本申请实施例公开了一种带隙基准电路、集成电路、无线电器件和电子设备，该带隙基准电路包括基准电路，该基准电路包括箝位运算放大器；启动电路，与基准电路电连接，用于启动基准电路，以使基准电路产生基准信号；偏置电路，分别与基准电路和启动电路电连接，用于在基准电路启动的瞬间，限制流经箝位运算放大器的偏置电流。本申请实施例能够防止因箝位运算放大器的偏置电流过大，而影响箝位运算放大器正常的箝位工作，从而能够使箝位运算放大器起到正常的箝位功能，使得基准电路能够正常启动，提高带隙基准电路的运行稳定性，使得该带隙基准电路能够输出具有高精度和高稳定性的基准信号。

【技术实现步骤摘要】
带隙基准电路、集成电路、无线电器件和电子设备
本申请实施例涉及集成电路
，尤其涉及一种带隙基准电路、集成电路、无线电器件和电子设备。
技术介绍
带隙基准电路是一种能够提供高精度基准电压和/或基准电流等基准信号的电路，其可广泛应用于数/模转换、模/数转换、存储器以及开关电源等集成电路系统中。带隙基准电路输出参考信号的稳定性以及抗噪声能力是影响各种应用系统精度的关键因素。随着应用系统精度的提高，对带隙基准电路输出基准信号的稳定性要求也越来越高，因此如何提高带隙基准电路输出基准信号的稳定性，成为当前亟待解决的技术问题。
技术实现思路
针对上述存在问题，本申请实施例提供一种带隙基准电路、集成电路、无线电器件和电子设备，以提高带隙基准电路的运行稳定性，使得带隙基准电路能够输出具有高精度和高稳定性的基准信号。第一方面，本申请实施例提供了一种带隙基准电路，包括：基准电路、启动电路和偏置电路；所述基准电路包括箝位运算放大器；所述启动电路与所述基准电路电连接，用于启动所述基准电路，以使所述基准电路产生基准信号；所述偏置电路分别与所述基准电路和所述启动电路电连接，用于在所述基准电路启动的瞬间，限制流经所述箝位运算放大器的偏置电流。本申请通过启动电路启动基准电路，以解决基准电路无法启动的问题；同时，在基准电路启动的瞬间，通过偏置电路限制流经箝位运算放大器的偏置电流，以防止因箝位运算放大器的偏置电流过大，而影响箝位运算放大器正常的箝位工作，从而能够使箝位运算放大器在基准电路启动的全过程，均能够起到正常的箝位功能，使得基准电路能够正常启动，进而提高带隙基准电路的运行稳定性，使得该带隙基准电路能够输出具有高精度和高稳定性的基准信号。可选的，所述箝位运算放大器包括偏置电流输入端和运放输出端；所述启动电路包括启动控制节点；所述启动电路用于根据所述启动控制节点的电位启动所述基准电路；所述偏置电路分别与所述偏置电流输入端、所述运放输出端和所述启动控制节点电连接，用于在所述运放输出端和所述启动控制节点的电位的控制下，限制提供至所述偏置电流输入端的偏置电流。如此，基于运放输出端和启动控制节点的电位，即可实现对提供至偏置电流输入端的偏置电流的闭环控制，在能够对提供至偏置电流输入端的偏置电流进行准确限制，防止启动瞬间偏置电流输入端的电流过大的前提下，无需额外增加相应的控制信号，减少提供至带隙基准电路的信号的数量，有利于简化带隙基准电路的结构。可选的，所述偏置电路包括第一偏置晶体管和第二偏置晶体管；所述第一偏置晶体管的控制端与所述运放输出端电连接，所述第二偏置晶体管的控制端与所述启动控制节点电连接，且所述第一偏置晶体管与所述第二偏置晶体管串联连接构成偏置电流支路；其中，在所述基准电路启动的瞬间，所述偏置电流支路用于在所述启动控制节点或所述运放输出端的电位的控制下，限制提供至所述偏置电流输入端的偏置电流。如此，通过简单的电路结构，即可实现偏置电路对偏置电流输入端输输入的偏置电流进行限制。可选的，所述第一偏置晶体管与所述第二偏置晶体管串联于第一电源端与第二电源端之间；所述偏置电路还包括偏置分压单元；所述偏置分压单元串联于所述第一偏置晶体管与所述第二偏置晶体管之间，且所述偏置分压单元中与所述第二偏置晶体管电连接的一端还与所述偏置电流输入端电连接。如此，通过第一偏置晶体管、偏置分压单元以及第二偏置晶体管依次串联的方式，即可实现对偏置电流输入端输入的偏置电流进行限制，以使箝位运算放大器能够起到正常的箝位功能，使得基准电路能够正常启动，进而提高带隙基准电路的运行稳定性，使得该带隙基准电路能够输出具有高精度和高稳定性的基准信号。其中，所述第一偏置晶体管为PMOS晶体管；所述第二偏置晶体管为NMOS晶体管。通过将第一偏置晶体管和第二偏置晶体管限制为不同类型的晶体管，以满足偏置电路的功能需求，实现对偏置电流输入端输入的偏置电流的限制。其中，所述偏置分压单元包括分压电阻、分压二极管和分压晶体管中的至少一种。如此，在能够使偏置分压单元起到分压作用的前提下，可尽量简化电路结构，降低电路成本。可选的，所述第一偏置晶体管与所述第二偏置晶体管串联于第一电源端与所述偏置电流输入端之间；所述偏置电路还包括第三偏置晶体管；所述第三偏置晶体管的控制端与所述运放输出端电连接，且所述第三偏置晶体管串连于所述第一电源端与所述偏置电流输入端之间。如此，通过将第三偏置晶体管与第一偏置晶体管和第二偏置晶体管构成的偏置电流支路并联连接，使得在同一时刻，仅控制其中并联连接的两个支路中的一个支路向偏置电流输入端提供偏置电流，实现对偏置电流输入端输入的偏置电流进行限制，以使箝位运算放大器能够起到正常的箝位功能，使得基准电路能够正常启动，进而提高带隙基准电路的运行稳定性，使得该带隙基准电路能够输出具有高精度和高稳定性的基准信号。其中，所述第一偏置晶体管、所述第二偏置晶体管以及所述第三偏置晶体管均为PMOS晶体管，以满足偏置电路的功能需求，实现对偏置电流输入端输入的偏置电流的限制。可选的，所述启动电路包括启动单元、启动控制单元和启动控制节点；所述启动单元与所述启动控制单元电连接于所述启动控制节点，还与所述基准电路的启动信号输入端电连接，用于根据所述启动控制节点的电位，向所述启动信号输入端提供启动信号，以启动所述基准电路；所述启动控制单元与所述基准电路的基准信号输出端电连接，用于根据所述基准信号输出端输出的基准信号，控制所述启动控制节点的电位。其中，所述启动单元包括第一NMOS晶体管；所述启动控制单元包括第二NMOS晶体管；所述第一NMOS晶体管的栅极与所述第二NMOS晶体管的漏极电连接于所述启动控制节点，所述第一NMOS晶体管的漏极与所述启动信号输入端电连接，所述第一NMOS晶体管的源极接地；所述第二NMOS晶体管的栅极与所述基准信号输出端电连接，所述第二NMOS晶体管的源极接地。可选的，所述启动电路还包括启动分压单元，串联于供电电源与所述启动控制节点之间。其中，所述启动分压单元包括分压电阻、分压二极管和分压晶体管中的至少一种。如此，采用简单的电路结构，即可使启动电路对基准电路进行启动，从而使得基准电路能够正常启动，并输出稳定的基准信号。可选的，所述基准电路还包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一三极管以及第二三极管；所述第一PMOS晶体管的栅极、所述第二PMOS晶体管的栅极以及所述第三PMOS管的栅极均与所述箝位运算放大器的运放输出端电连接；所述第一PMOS晶体管的源极、所述第二PMOS晶体管的源极以及所述第三PMOS晶体管的源极均与第一电源端电连接；所述第一PMOS晶体管的漏极与所述箝位运算放大器的第一输入端电连接；所述第二PMOS晶体管的漏极与所述箝位运算放大器的第二输入端电连接；所述第二PMOS晶体管的漏极与第二电源端电连接，且作为所述基准电路的基准信号输出端；所述第一三极管的发射极与所述第一输入端电连接、集电极和基极均与所述第二电源端电连接；所述第二三极管的发射极本文档来自技高网...

【技术保护点】
1.一种带隙基准电路，其特征在于，包括：/n基准电路，包括箝位运算放大器；/n启动电路，与所述基准电路电连接，用于启动所述基准电路，以使所述基准电路产生基准信号；以及/n偏置电路，分别与所述基准电路和所述启动电路电连接，用于在所述基准电路启动的瞬间，限制流经所述箝位运算放大器的偏置电流。/n

【技术特征摘要】
1.一种带隙基准电路，其特征在于，包括：
基准电路，包括箝位运算放大器；
启动电路，与所述基准电路电连接，用于启动所述基准电路，以使所述基准电路产生基准信号；以及
偏置电路，分别与所述基准电路和所述启动电路电连接，用于在所述基准电路启动的瞬间，限制流经所述箝位运算放大器的偏置电流。


2.根据权利要求1所述的带隙基准电路，其特征在于，所述箝位运算放大器包括偏置电流输入端和运放输出端；
所述启动电路包括启动控制节点；所述启动电路用于根据所述启动控制节点的电位启动所述基准电路；
所述偏置电路分别与所述偏置电流输入端、所述运放输出端和所述启动控制节点电连接，用于在所述运放输出端和所述启动控制节点的电位的控制下，限制提供至所述偏置电流输入端的偏置电流。


3.根据权利要求2所述的带隙基准电路，其特征在于，所述偏置电路包括第一偏置晶体管和第二偏置晶体管；
所述第一偏置晶体管的控制端与所述运放输出端电连接，所述第二偏置晶体管的控制端与所述启动控制节点电连接，且所述第一偏置晶体管与所述第二偏置晶体管串联连接构成偏置电流支路；
其中，在所述基准电路启动的瞬间，所述偏置电流支路用于在所述启动控制节点或所述运放输出端的电位的控制下，限制提供至所述偏置电流输入端的偏置电流。


4.根据权利要求3所述的带隙基准电路，其特征在于，所述第一偏置晶体管与所述第二偏置晶体管串联于第一电源端与第二电源端之间；
所述偏置电路还包括偏置分压单元；所述偏置分压单元串联于所述第一偏置晶体管与所述第二偏置晶体管之间，且所述偏置分压单元中与所述第二偏置晶体管电连接的一端还与所述偏置电流输入端电连接。


5.根据权利要求4所述的带隙基准电路，其特征在于，所述第一偏置晶体管为PMOS晶体管；所述第二偏置晶体管为NMOS晶体管。


6.根据权利要求4所述的带隙基准电路，其特征在于，所述偏置分压单元包括分压电阻、分压二极管和分压晶体管中的至少一种。


7.根据权利要求3所述的带隙基准电路，其特征在于，所述第一偏置晶体管与所述第二偏置晶体管串联于第一电源端与所述偏置电流输入端之间；
所述偏置电路还包括第三偏置晶体管；所述第三偏置晶体管的控制端与所述运放输出端电连接，且所述第三偏置晶体管串连于所述第一电源端与所述偏置电流输入端之间。


8.根据权利要求7所述的带隙基准电路，其特征在于，所述第一偏置晶体管、所述第二偏置晶体管以及所述第三偏置晶体管均为PMOS晶体管。


9.根据权利要求1所述的带隙基准电路，其特征在于，所述启动电路包括启动单元、启动控制单元和启动控制节点；
所述启动单元与所述启动控制单元电连接于所述启动控制节点，还与所述基准电路的启动信号输入端电连接，用于根据所述启动控制节点的电位，向所述启动信号输入端提供启动信号，以启动所述基准电路；
所述启动控制单元与所述基准电路的基准信号输出端电连接，用于根据所述基准信号输出端输出的基准信号，控制所述启动控制节点的电位。


10.根据权利要求9所述的带隙基准电路，其特征在于，所述启动单...

【专利技术属性】
技术研发人员：张耀耀，
申请(专利权)人：加特兰微电子科技上海有限公司，
类型：发明
国别省市：上海;31