一种高电子迁移率晶体管及其制备方法技术

本发明专利技术提供一种高电子迁移率晶体管及其制备方法，涉及半导体技术领域，包括在第二N+型掺杂层上沉积金属以分别形成源极和漏极。在第二N+型掺杂层上形成第一凹槽。在砷化铟镓刻蚀阻挡层和第一N型掺杂层上形成第二凹槽。在砷化铝刻蚀阻挡层上形成第三凹槽，其中，第一凹槽、第二凹槽和第三凹槽连通以作为栅极凹槽。在栅极凹槽内沉积金属以形成与低能隙遂穿层接触的栅极。由于在栅极和势垒层之间插入了低能隙遂穿层，在第一N型掺杂层和第二N+型掺杂层之间设置有砷化铟镓刻蚀阻挡层，故，可以有效降低源极和漏极的欧姆接触的电阻，进而进一步的降低器件导通电阻，便于提高器件性能。

【技术实现步骤摘要】
一种高电子迁移率晶体管及其制备方法
本专利技术涉及半导体
，具体而言，涉及一种高电子迁移率晶体管及其制备方法。
技术介绍
高电子迁移率晶体管(Highelectronmobilitytransistor，HEMT)也称调制掺杂场效应管，它使用两种具有不同能隙的材料形成异质结，为载流子提供沟道。高电子迁移率晶体管可以在极高频下工作，因此在移动电话、卫星电视和雷达中应用广泛。现有高电子迁移率晶体管在作为功率器件时，通常会采用双凹槽结构，即在势垒层上依序形成第一刻蚀阻挡层、N-掺杂层、第二刻蚀阻挡层和N+掺杂层后，在第一刻蚀阻挡层、N-掺杂层、第二刻蚀阻挡层和N+掺杂层上形成两个连通的凹槽，并且在N+掺杂层上还设置有欧姆接触的源极和漏极，但是由于第一刻蚀阻挡层和第二刻蚀阻挡层均为高能带间隙层，导致欧姆接触电阻较大，影响器件性能。
技术实现思路
本专利技术的目的在于，针对上述现有技术中的不足，提供一种高电子迁移率晶体管及其制备方法，以降低器件的导通电阻。为实现上述目的，本专利技术实施例采用的技术方案如下：本专利技术实施例的一方面，提供一种高电子迁移率晶体管制备方法，方法包括：在衬底上依序形成沟道层、第一隔离层、第一掺杂层、势垒层、低能隙遂穿层、砷化铝刻蚀阻挡层、第一N型掺杂层、砷化铟镓刻蚀阻挡层和第二N+型掺杂层；在第二N+型掺杂层上沉积金属以分别形成源极和漏极；在源极和漏极之间的区域刻蚀第二N+型掺杂层并终止于砷化铟镓刻蚀阻挡层以形成第一凹槽；在第一凹槽内依序刻蚀砷化铟镓刻蚀阻挡层和第一N型掺杂层并终止于砷化铝刻蚀阻挡层以形成第二凹槽；在第二凹槽内刻蚀砷化铝刻蚀阻挡层并终止于低能隙遂穿层以形成第三凹槽，其中，第一凹槽、第二凹槽和第三凹槽连通以作为栅极凹槽；在栅极凹槽内沉积金属以形成与低能隙遂穿层接触的栅极。可选的，在衬底和沟道层之间还形成有缓冲层。可选的，在缓冲层和沟道层之间依序形成有位于缓冲层上的第二掺杂层和第二隔离层。可选的，低能隙遂穿层为砷化镓层或砷化铟镓层。可选的，在源极和漏极之间的区域刻蚀第二N+型掺杂层并终止于砷化铟镓刻蚀阻挡层以形成第一凹槽包括：在源极和漏极之间的区域通过柠檬酸刻蚀第二N+型掺杂层并终止于砷化铟镓刻蚀阻挡层以形成第一凹槽。可选的，在第一凹槽内依序刻蚀砷化铟镓刻蚀阻挡层和第一N型掺杂层并终止于砷化铝刻蚀阻挡层以形成第二凹槽包括：在第一凹槽内通过琥珀酸依序刻蚀砷化铟镓刻蚀阻挡层和第一N型掺杂层并终止于砷化铝刻蚀阻挡层以形成第二凹槽。可选的，砷化铝刻蚀阻挡层和砷化铟镓刻蚀阻挡层的厚度均为1nm至5nm。可选的，沟道层的厚度为5nm至15nm；第一隔离层的厚度为3nm至8nm；势垒层的厚度为12nm至20nm；低能隙遂穿层的厚度为1nm至5nm；第一N型掺杂层的厚度为10nm至40nm；第二N+型掺杂层的厚度为30nm至80nm；可选的，第一掺杂层和第二掺杂层均为平面掺杂层。本专利技术实施例的另一方面，提供一种高电子迁移率晶体管，包括衬底以及在衬底上依序设置的沟道层、第一隔离层、第一掺杂层、势垒层、低能隙遂穿层、砷化铝刻蚀阻挡层、第一N型掺杂层、砷化铟镓刻蚀阻挡层和第二N+型掺杂层；在第一N型掺杂层表面形成有栅极凹槽，栅极凹槽依次穿透第二N+型掺杂层、砷化铟镓刻蚀阻挡层、第一N型掺杂层和砷化铝刻蚀阻挡层以露出低能隙遂穿层，在栅极凹槽的两侧设置有与第二N+型掺杂层接触的源极和漏极，在栅极凹槽内设置有与低能隙遂穿层接触的栅极。本专利技术的有益效果包括：本专利技术提供了一种高电子迁移率晶体管及其制备方法，包括在衬底上依序形成沟道层、第一隔离层、第一掺杂层、势垒层、低能隙遂穿层、砷化铝刻蚀阻挡层、第一N型掺杂层、砷化铟镓刻蚀阻挡层和第二N+型掺杂层。在第二N+型掺杂层上沉积金属以分别形成源极和漏极。在第二N+型掺杂层上形成第一凹槽。在砷化铟镓刻蚀阻挡层和第一N型掺杂层上形成第二凹槽。在砷化铝刻蚀阻挡层上形成第三凹槽，其中，第一凹槽、第二凹槽和第三凹槽连通以作为栅极凹槽。在栅极凹槽内沉积金属以形成与低能隙遂穿层接触的栅极。从而与低能隙遂穿层下方的势垒层形成肖特基接触。由于在栅极和势垒层之间插入了低能隙遂穿层，因此，可以降低源极和漏极之间的导通电阻。在此基础上，通过将第一N型掺杂层和第二N+型掺杂层之间的层级设置为砷化铟镓刻蚀阻挡层，故，砷化铟镓刻蚀阻挡层在刻蚀第二N+型掺杂层时不仅能够起到阻挡作用，同时，在形成器件结构后，由于砷化铟镓刻蚀阻挡层为低能隙材料，故，可以有效降低源极和漏极的欧姆接触的电阻，进而进一步的降低器件导通电阻，便于提高器件性能。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1为本专利技术实施例提供的一种高电子迁移率晶体管制备方法的流程示意图；图2为本专利技术实施例提供的一种高电子迁移率晶体管的状态示意图之一；图3为本专利技术实施例提供的一种高电子迁移率晶体管的状态示意图之二；图4为本专利技术实施例提供的一种高电子迁移率晶体管的状态示意图之三；图5为本专利技术实施例提供的一种高电子迁移率晶体管的状态示意图之四；图6为本专利技术实施例提供的一种高电子迁移率晶体管的状态示意图之五；图7为本专利技术实施例提供的一种高电子迁移率晶体管的状态示意图之六；图8为本专利技术实施例提供的一种高电子迁移率晶体管的结构示意图。图标：100-衬底；210-缓冲层；220-第二掺杂层；230-第二隔离层；240-沟道层；250-第一隔离层；260-第一掺杂层；270-势垒层；280-低能隙遂穿层；290-砷化铝刻蚀阻挡层；310-第一N型掺杂层；320-砷化铟镓刻蚀阻挡层；330-第二N+型掺杂层；340-源极；350-漏极；360-栅极凹槽；361-第一凹槽；362-第二凹槽；370-栅极；410-第一图案化光刻胶层；420-第二图案化光刻胶层。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。需要说明的是，在不冲突的情况下，本专利技术的实施例中的各个特征可以相互结合，结合后的实施例依然在本专利技术的保护范围内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。在本专利技术的描述中，需要说明的是，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要本文档来自技高网...

【技术保护点】
1.一种高电子迁移率晶体管制备方法，其特征在于，所述方法包括：/n在衬底上依序形成沟道层、第一隔离层、第一掺杂层、势垒层、低能隙遂穿层、砷化铝刻蚀阻挡层、第一N型掺杂层、砷化铟镓刻蚀阻挡层和第二N+型掺杂层；/n在所述第二N+型掺杂层上沉积金属以分别形成源极和漏极；/n在所述源极和所述漏极之间的区域刻蚀所述第二N+型掺杂层并终止于所述砷化铟镓刻蚀阻挡层以形成第一凹槽；/n在所述第一凹槽内依序刻蚀所述砷化铟镓刻蚀阻挡层和所述第一N型掺杂层并终止于所述砷化铝刻蚀阻挡层以形成第二凹槽；/n在所述第二凹槽内刻蚀所述砷化铝刻蚀阻挡层并终止于所述低能隙遂穿层以形成第三凹槽，其中，所述第一凹槽、所述第二凹槽和所述第三凹槽连通以作为栅极凹槽；/n在所述栅极凹槽内沉积金属以形成与所述低能隙遂穿层接触的栅极。/n

【技术特征摘要】
1.一种高电子迁移率晶体管制备方法，其特征在于，所述方法包括：
在衬底上依序形成沟道层、第一隔离层、第一掺杂层、势垒层、低能隙遂穿层、砷化铝刻蚀阻挡层、第一N型掺杂层、砷化铟镓刻蚀阻挡层和第二N+型掺杂层；
在所述第二N+型掺杂层上沉积金属以分别形成源极和漏极；
在所述源极和所述漏极之间的区域刻蚀所述第二N+型掺杂层并终止于所述砷化铟镓刻蚀阻挡层以形成第一凹槽；
在所述第一凹槽内依序刻蚀所述砷化铟镓刻蚀阻挡层和所述第一N型掺杂层并终止于所述砷化铝刻蚀阻挡层以形成第二凹槽；
在所述第二凹槽内刻蚀所述砷化铝刻蚀阻挡层并终止于所述低能隙遂穿层以形成第三凹槽，其中，所述第一凹槽、所述第二凹槽和所述第三凹槽连通以作为栅极凹槽；
在所述栅极凹槽内沉积金属以形成与所述低能隙遂穿层接触的栅极。


2.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，在所述衬底和所述沟道层之间还形成有缓冲层。


3.如权利要求2所述的高电子迁移率晶体管制备方法，其特征在于，在所述缓冲层和所述沟道层之间依序形成有位于所述缓冲层上的第二掺杂层和第二隔离层。


4.如权利要求1至3任一项所述的高电子迁移率晶体管制备方法，其特征在于，所述低能隙遂穿层为砷化镓层或砷化铟镓层。


5.如权利要求1至3任一项所述的高电子迁移率晶体管制备方法，其特征在于，所述在所述源极和所述漏极之间的区域刻蚀所述第二N+型掺杂层并终止于所述砷化铟镓刻蚀阻挡层以形成第一凹槽包括：
在所述源极和所述漏极之间的区域通过柠檬酸刻蚀所述第二N+型掺杂层并终止于所述砷化铟镓刻蚀阻挡层以形成第一凹槽。

【专利技术属性】
技术研发人员：何先良，林志东，魏鸿基，
申请(专利权)人：厦门市三安集成电路有限公司，
类型：发明
国别省市：福建;35