使用压缩的信道输出信息来解码数据的方法和系统技术方案

一种通信系统100中的分体式解码器设备200、400提供所发送消息从源到目的地的可靠转移。信道编码器110将发送消息从信道码编码为发送码字，并通过信道120发送该发送码字。信道120响应于所发送的码字而产生信道输出。在分体式解码器设备200、400中，解码客户端210、410接收信道输出201并且生成经压缩的错误信息202，并且解码服务器220、420接收经压缩的错误信息202并且生成经压缩的错误估计203。解码客户端210、410接收经压缩的错误估计203，并且生成消息估计204。降低了解码客户端210、410与解码服务器220、420之间的通信复杂度。

【技术实现步骤摘要】
【国外来华专利技术】使用压缩的信道输出信息来解码数据的方法和系统
本申请总体涉及使用压缩信道信息在通信系统中对数据进行解码，更具体地涉及在采用线性分组码(例如，极化码)的通信系统中对数据进行解码。
技术介绍
为了在简单的上下文中引入由本专利技术原理解决的问题，考虑离散无记忆信道(DiscreteMemorylessChannel，DMC)，该信道在时刻i接收来自二进制输入字母表的输入xi，并以概率W(yi|xi)从有限输出字母表产生输出yi。条件概率表征DMC。考虑使用具有M个码字的分组码在DMCW上进行信道编码，其中各个码字具有长度N。假设从消息集{1,2,…,M}中随机选择消息m并将其编码到码本中的第m个码字中。假设码字xm通过信道发送，并且接收信道输出由于信道的无记忆性质，通过乘积形式表达式给出了考虑到通过DMC发送x来接收y的条件概率。在这种通信系统中的解码器接收信道输出y，并生成所发送消息m的估计这种系统的关键性能度量是误帧率(FrameErrorRate，FER)，该FER被定义为估计不等于实际发送的消息m的概率。在高速数据通信中，信道输出y从信道到解码器的递送可能在必要的数据总线带宽、数据接口的成本和功耗方面呈现严重瓶颈。本专利技术原理通过引入方法来解决该问题，这些方法压缩信道输出y，以便在不劣化系统FER性能的情况下降低接收器处的通信复杂度。本专利技术原理主要针对通信系统，在这些通信系统中，从数据源到数据目的地的以每秒位数(B/S)为单位的用户数据速率相对于接收器电路中使用的时钟频率是高的。为了更精确地陈述本专利技术原理在何处最有用，令λ表示从源到目的地的以每秒位数(B/S)为单位的期望用户数据速率，令R＝log2(M)/N表示在系统中采用的信道码的速率。然后，编码数据速率是λ/R(b/s)，该速率也是二进制输入信道W必须用于发送编码位的次数。在接收器处，信道输出符号必须在承载二进制逻辑信号的数据总线上传送。可以用个位来表示各个信道输出符号其中，表示中的元素的数量，并且表示对于任何实数a来说大于或等于a的最小整数。然后，由qλ/R(b/s)给出从信道输出到解码器输入的数据传输速率。如果信道输出与解码器输入之间的互连(数据总线)以fcHz的时钟频率操作，则互连宽度(通道数量)必须至少为：w＝(qλ/R)/fc.(1)本专利技术原理针对宽度w由于成本或可行性而对接收器电路的实现呈现瓶颈的应用。目前，有两个因素在工作时倾向于产生这种瓶颈。一个是对更高用户数据速率λ的一直存在的需求；另一个是硅技术进步的减慢，限制了时钟频率fc。这些因素已经在一般的上下文中在[ZABIN]中被详细地识别和讨论。本专利技术原理解决了这些问题，并在信道解码器的上下文中提供了解决方案。为了提供本公开的观点和动机，下面给出通信标准和硅技术的趋势的简要回顾。通过查看最近的标准化活动，可以看到对更高数据速率λ的需求。对于有线连接，IEEE802.3ba以太网标准指定了光介质上的数据速率λ＝100千兆位每秒(Gb/s)[LAW]。在无线域中，2017年批准的IEEE802.15.3d标准定义了使用在252-322千兆赫(GHz)范围内的频率的100Gb/s系统[HDRW]。当前IEEE802.11ay标准化活动旨在在60GHz频带中给予100Gb/s无线速度[GHASE]。2018以太网路线图[ETHER]预测了2020和以上对每秒兆兆位(Tb/s)数据速率的需求。如这些示例所示，在不久的将来，将需要以接近Tb/s的数据速率λ操作的纠错编码系统。而由于增加的因特网流量，对更高数据速率的需求继续而不减弱，硅技术的进步没有跟上这种需求，这产生了如本专利技术原理所解决的类型的通信瓶颈。传统上，可以通过半导体和超大规模集成(VeryLargeScaleIntegration，VLSI)技术的改进来满足通信系统中对增加的数据速率λ的需求。直到最近，VLSI技术非常接近地遵循被称为摩尔(Moore)定律和登纳德(Dennard)缩放比例的预测[NIKOL]，摩尔定律和登纳德缩放比例一起假定，当半导体技术大致每十八个月从一个技术世代移动到下一个时，每单位功率的VLSI性能随时间呈指数增长。然而，随着晶体管大小开始接近基本物理极限，这些预测变得无效，并且VLSI技术的性能和能量效率开始饱和。尽管晶体管尺寸仍然根据摩尔定律继续缩小，但是由于功率密度约束，晶体管开关速度(时钟频率)无法保持增加[ESMAE]。随着时钟频率的稳定，采用多个处理器的并行计算方法已经成为提高计算性能的主要手段[BETZE]。另一方面，当任务在多个处理器之间被分割时，互连网络必须存在于处理器之间以支持处理器间通信和同步。如阿姆达尔(Amdahl)定律[AMDAH]所陈述的，即使多处理器系统中的互连网络中的少量等待时间也可能急剧地降低并行计算的益处。作为上述技术发展的结果，在时延和功耗方面的通信开销的减少已经作为高性能计算中的关键设计目标出现[BETZE]。本专利技术原理在用于信道码的高性能解码器的上下文中解决了该挑战。对于示出了由本专利技术原理解决的计算问题的规模的数值示例，考虑具有λ＝1Tb/s的期望用户数据速率、具有速率R＝2/3的信道码、大小为2q＝4＝16的信道输出字母表和以fc＝1GHz的时钟频率操作的互连的通信系统。所需的互连宽度使用方程(1)计算为w＝6000。如果生成信道输出y的接收器电路和解码器位于不同的芯片上，则各个芯片必须具有6000个引脚以从接收器芯片获取数据并将该数据获取至解码器芯片上。在芯片上提供这样的接口可能是非常昂贵的。即使当接收器电路和解码器位于同一芯片上时，6000位片上数据总线也将消耗显著的面积和功率。关于为芯片间或芯片内通信提供大互连的技术挑战的彻底讨论可以在[ZABIN]中找到。在本专利技术原理的一个实施例中，通过应用校正子解码方法和/或使用源编码方法压缩信道输出，降低了将信道输出从信道传送到解码器的复杂度。在本专利技术原理的优选实施例中，使用用于极化码的校正子解码器。本专利技术原理可与用于极化码的任何类型的解码算法组合应用，包括具有或不具有CRC的连续消除解码和连续消除列表解码。本专利技术原理可应用于具有穿孔和/或缩短的极化码。本公开预测，除了上述常规解码应用之外，本专利技术原理可以应用于客户端-服务器类型架构，其中，被指定为解码服务器的专用处理单元服务于多个解码客户端。在客户端-服务器架构中的本专利技术原理的一个实施例中，解码服务器位于云中，并且多个解码客户端通过例如因特网、4G或5G蜂窝网络或Wi-Fi网络的通信网络连接到解码服务器。在另一客户端-服务器类型实施例中，解码服务器和解码客户端位于同一芯片上，并且通信通过片上网络进行。后一种类型的实施例在片上系统(System-on-Chip，SoC)类型设计中是有用的，在该设计中，需要通过位于移动手机内部的单个芯片来支持多个信道码，例如支持LTE和Wi-Fi标准。本专利技术原理可应用于减少从解码客户端到解码服务器的数据量。本专利技术原理的附加优点在于，解码服务器未获得对用户数据的访问；如果云不可信，则这种类型的隐私是重本文档来自技高网...

【技术保护点】
1.一种用于通信系统中的分体式解码器设备，用于将发送消息从源可靠地转移到目的地，其中所述通信系统内的信道编码器将所述发送消息从信道码编码成发送码字，并且通过用于所述通信系统的信道来发送所述发送码字，并且所述信道响应于所述发送码字而产生信道输出，所述分体式解码器设备包括：/n解码客户端，所述解码客户端被配置为：/n接收所述信道输出并生成经压缩的错误信息；/n基于所述经压缩的错误信息，从解码服务器接收经压缩的错误信息经压缩的错误估计；以及/n生成消息估计。/n

【技术特征摘要】
【国外来华专利技术】1.一种用于通信系统中的分体式解码器设备，用于将发送消息从源可靠地转移到目的地，其中所述通信系统内的信道编码器将所述发送消息从信道码编码成发送码字，并且通过用于所述通信系统的信道来发送所述发送码字，并且所述信道响应于所述发送码字而产生信道输出，所述分体式解码器设备包括：
解码客户端，所述解码客户端被配置为：
接收所述信道输出并生成经压缩的错误信息；
基于所述经压缩的错误信息，从解码服务器接收经压缩的错误信息经压缩的错误估计；以及
生成消息估计。


2.根据权利要求1所述的分体式解码器设备，其特征在于，所述解码客户端还被配置为从所述信道输出生成无错误信号，其中，当所述无错误信号指示硬判决对应于有效的发送码字时，所述解码服务器将不被激活。


3.根据权利要求2所述的分体式解码器设备，其特征在于，在信道编码之前，奇偶校验位被插入到所述发送消息中，其中，所述解码客户端借助于所述奇偶校验位来生成所述无错误信号。


4.根据权利要求1所述的分体式解码器设备，其特征在于，所述信道码是系统线性分组码或非系统线性分组码中的一个。


5.根据权利要求3所述的分体式解码器设备，其特征在于，所述信道码是系统线性极化码或非系统线性极化码中的一个。


6.根据权利要求5所述的分体式解码器设备，其特征在于，所述经压缩的错误估计由用于极化码的连续消除解码器或连续消除列表解码器中的一个来生成。


7.根据权利要求1所述的分体式解码器设备，其特征在于，所述解码客户端包括硬判决和错误辅助信息(HD/ESI)发生器、错误校正子发生器、错误辅助信息压缩器、错误估计解压缩器和错误纠正器，其中，所述HD/ESI发生器被配置为接收所述信道输出并生成硬判决和错误辅助信息，其中，所述错误校正子发生器被配置为接收所述硬判决并生成错误校正子，其中，所述错误辅助信息压缩器被配置为接收所述错误辅助信息并通过使用无损源编码算法来生成经压缩的错误辅助信息，并且其中，所述错误校正子和所述经压缩的错误辅助信息共同地构成经压缩的错误信息。


8.根据权利要求7所述的分体式解码器设备，其特征在于，所述HD/ESI发生器在生成所述硬判决和所述错误辅助信息之前对所述信道输出应用量化。


9.根据权利要求7所述的分体式解码器设备，其特征在于，所述错误辅助信息是空错误辅助信息和非空错误辅助信息中的一个，其中，如果所述错误辅助信息是空错误辅助信息并且所述解码客户端仅发送所述错误校正子，则不采用所述错误辅助信息压缩器。


10.根据权利要求7所述的分体式解码器设备，其特征在于，所述错误辅助信息压缩器采用算术编码算法来进行无损源压缩。


11.根据权利要求8所述的分体式解码器设备，其特征在于，所述HD/ESI发生器采用最大互信息量化器来量化所述信道输出。


12.一种用于通信系统中的分体式解码器方法，用于将发送消息从源可靠地转移到目的地，其中信道编码器将所述发送消息从信道码编码成发送码字，并且通过用于所述通信系统的信道来发送所述发送码字，并且所述信道响应于所述发送码字而产生信道输出，所述分体式解码器方法包括：
在解码客户端处接收所述信道输出，并且生成经压缩的错误信息；
将所述经压缩的错误信息发送到解码服务器；以及
在所述解码客户端处接收由所述解码服务器生成的经压缩的错误估计；以及
在所述解码客户端处生成消息估计。


13.根据权利要求12所述的分体式解码器方法，还包括：
在所述解码客户端中从所述信道输出生成无错误信号，其中，当所述无错误信号指示硬判决对应于有效的发送码字时，所述解码服务器将不被激活。


14.根据权利要求13所述的分体式解码器方法，其特征在于，在信道编码之前，奇偶校验位被插入到所述发送消息中，其中，所述解码客户端借助于所述奇偶校验位来生成所述无错误信号。


15.根据权利要求12所述的分体式解码器方法，其特征在于，所述信道码是系统线性分组码或非系统线性分组码中的一个。


16.根据权利要求15所述的分体式解码器方法，其特征在于，所述信道码是系统线性极化码或非系统线性极化码中的一个。


17.根据权利要求16所述的分体式解码器方法，其特征在于，所述经压缩的错误估计由用于极化码的连续消除解码器或连续消除列表解码器中的一个来生成。


18.根据权利要求12所述的分体式解码器方法，其特征在于，所述解码客户端包括硬判决和错误辅助信息(HD/ESI)发生器、错误校正子发生器、错误辅助信息压缩器、错误估计解压缩器以及错误纠正器，其中，所述HD/ESI发生器被配置为接收所述信道输出并生成硬判决和错误辅助信息，所述方法还包括：
接收所述硬判决并生成错误校正子；以及
接收所述错误辅助信息，并通过使用无损源编码算法来生成经压缩的错误辅助信息，其中，所述错误校正子和所述经压缩的错误辅助信息共同地构成所述经压缩的错误信息。


19.(原始的)根据权利要求18所述的分体式解码器方法，其特征在于，所述HD/ESI发生器在生成所述硬判决和所述错误辅助信息之前对所述信道输出应用量化。


20.根据权利要求18所述的分体式解码器方法，其特征在于，所述错误辅助信息是空错误辅助信息和非空错误辅助信息中的一个，其中，如果所述错误辅助信息是空错误辅助信息并且所述解码客户端仅发...

【专利技术属性】
技术研发人员：埃达尔·阿瑞肯，
申请(专利权)人：波拉兰哈伯雷斯姆技术公司，
类型：发明
国别省市：土耳其;TR