码长可配置的部分折叠极化码译码器制造技术

一种码长可配置的部分折叠极化码译码器，包括：两个左信息处理单元阵列、两个右信息处理单元阵列、信息交换存储单元和码长配置控制单元，其中：每个信息处理单元阵列内部均设有多个信息处理单元，分别计算左信息计算公式或右信息计算公式，信息处理单元阵列中设有置换缓存以及两个选择器用于长码字的信息处理，信息交换存储单元存储信息处理单元阵列计算的中间信息用于下一次迭代，码长配置控制单元根据不同的码长配置四个信息处理单元阵列，并采用不同的移位寄存器以提高时钟频率。本发明专利技术能够实现不同码长配置下的极化码译码，能够支持不同码长的配置以及支持多用户同时译码，实现高吞吐率低时延的性能，满足5G的应用场景。

【技术实现步骤摘要】
码长可配置的部分折叠极化码译码器
本专利技术涉及的是一种无线通信领域的译码技术，具体是一种可应用于5GeMBB场景下控制信道的码长可配置的部分折叠极化码译码器。
技术介绍
极化码主要有两种译码算法：置信度传播(BP)算法和串行消除(SC)算法。两个算法有着相同复杂度，主要区别在于译码时延和硬件资源使用之间的取舍。前者有着极低的译码时延、高吞吐率、资源使用多；后者使用较少的硬件资源，但是译码时延长、吞吐率低。在今后5G高可靠低时延(URLLC)和多用户多输入输出(MU-MIMO)系统的环境下，BP算法具有一定的优势。但现有BP算法硬件实施结构复杂、占用硬件资源较高的同时利用率较低且对时钟频率的要求较高。
技术实现思路
本专利技术针对现有技术存在的上述不足，提出一种码长可配置的部分折叠极化码译码器，通过控制器模块对处理单元阵列的输入以及信息交互存储进行数据流控制，从而实现不同码长配置下的极化码译码，能够支持不同码长的配置以及支持多用户同时译码，实现高吞吐率低时延的性能，满足5G的应用场景。本专利技术是通过以下技术方案实现的：本专利技术涉及一种码长可配置的部分折叠极化码译码器，包括：两个左信息处理单元阵列、两个右信息处理单元阵列、信息交换存储单元和码长配置控制单元，其中：每个信息处理单元阵列内部均设有多个信息处理单元，分别计算左信息计算公式或右信息计算公式，信息处理单元阵列中设有置换缓存以及两个选择器用于长码字的信息处理，信息交换存储单元存储信息处理单元阵列计算的中间信息用于下一次迭代，码长配置控制单元根据不同的码长配置四个信息处理单元阵列，并采用不同的移位寄存器以提高时钟频率。所述的置换缓存以及两个选择器中，第一选择器对初始信息和来自同一方向的信息处理单元阵列以及置换缓存的输出进行选择，第二选择器对信息交换存储单元和来自相反方向的信息处理单元阵列以及置换缓存的输出进行选择，置换缓存用于接收来自各自信息处理单元阵列的接收结果，并输出完成信息索引排列的左信息或右信息至第一选择器，该置换缓存所属的信息处理单元阵列分别接收来自第一选择器和第二选择器的左信息或右信息，经BP译码计算得到结果，即：其中：g(a，b)＝sign(a)sign(b)min(|a|，|b|)，L为从右向左传播的信息，R为从左向右传播的信息，下标i，j分别为信息索引，上标t为目前的迭代次数。所述的信息处理单元阵列的输入端和内部加法器之后增设寄存器，采用两级流水设计架构以提高时钟频率。所述的移位寄存器，其内部预存不同码长情况下对第一选择器、第二选择器和信息交换存储单元的控制信息，该控制信息直接输出至第一选择器、第二选择器进行控制，或作为门控信号控制地址寄存器的自增操作，且该寄存器信号输出至信息交换存储单元。技术效果本专利技术整体解决了现有技术无法对极化码译码器进行配置进行不同码长译码以及多用户译码的不足；与现有技术相比，本专利技术使得多个短码字能够在一个长码字的因子图中进行同时译码，长码字能够在短码字的因子图中进行译码，译码时间短，吞吐率高，芯片面积和功耗适中。附图说明图1为本专利技术架构示意图；图2为实施例中长码字(右半)和短码字(左半)的时序图示意图；图3为极化码的编码因子图示意图；图4为极化码的BP译码因子图示意图；图5为BP译码结构中的处理单元(PE)示意图；图6为N＝8的因子图中译码两个NCW＝4的短码示意图；图7为N＝8的因子图中译码一个NCW＝16的长码示意图；图8为第一左信息处理单元阵列周围的数据流示意图；图9为码长配置控制单元中移位寄存器的实现示意图。具体实施方式如图1所示，为本实施例涉及一种可应用于5GeMBB场景下控制信道的码长可配置的部分折叠极化码译码器，包括：两个左信息处理单元阵列LPU(Left-messageProcessingUnit)Array1、LPUArray2、两个右信息处理单元阵列RPU(Right-messageProcessingUnit)Array1、RPUArray2、信息交换存储单元MX(MessageeXchange)和码长配置控制单元ConfigCtrl，其中：每个信息处理单元阵列内部均设有512个信息处理单元PE用于计算左信息计算公式或右信息计算公式，信息处理单元阵列采用两级流水设计以提高时钟频率的同时，设有置换缓存ShuffleBuffer用于长码字的信息处理，MX存储信息处理单元阵列计算的中间信息用于下一次迭代，码长配置控制单元ConfigCtrl根据不同的码长配置四个信息处理单元阵列，并采用不同的移位寄存器ShiftRegister以提高时钟频率，如图8和图9所示。如图8所示，为第一左信息处理单元阵列以及设置于其周围的两个选择器，其中：第一选择器为左信息处理单元阵列提供左信息，该左信息来自初始信息或来自左信息处理单元阵列自身计算完毕的普通码字和短码字的左信息或来自完成索引排序的置换缓存的长码字的输出；第二选择器为左信息处理单元阵列提供右信息，该右信息来自上一次迭代完成后在信息交换存储单元存储的右信息或来自另一个右信息处理单元阵列计算完毕的普通码字和短码字的右信息或来自和右信息处理单元阵列对应的置换缓存的长码字的输出。所述的第一选择器和第二选择器由码长配置控制单元内部的移位寄存器进行控制。如图9所示，为与所述移位寄存器相连的地址寄存器，移位寄存器中预存比特信息，不同的移位寄存器代表着不同码长下的配置。所述的移位寄存器两旁设有一对选择器，当任一时刻移位寄存器输出的比特为0，则输出选择器选择上侧的通路，即下一时刻地址保持不变；否则选择器选择下面的通路，即下一时刻的地址在该时刻的基础上进行自加或自减。所述的码长配置控制单元ConfigCtrl采用半程调度方式，即初始信息从因子图的两侧同时向因子图的中心进行计算，到达中心后再向两侧进行计算，通过这种调度方式可以节省译码时间。所述的译码器，具体通过以下方式进行短码字译码：短码字NCW＝2-kN，其中：k为缩放因子，N为原因子图的码长，k∈[1，n-1]中的每个码字只需要NCW/2个PE，因此同时对K＝个码字进行译码，不同码字的初始信息用和表示，其中：i∈[1，K]，j∈[1，NCW]，在码长为N的因子图两侧的初始信息排列为：R′(0)＝{R(1，2)，R(3，4)，...，R(K-1，K)}，其中：R(a，a+1)＝{r1，a，r1，a+1，r2，ar2，a+1，...，rK，a，rK，a+1}，即将1024码长结构的部分折叠译码器可以同时处理8个码长为512的短码字，如图2时序图的左半部分所示。以N＝8，NCW＝4，K＝2为例，此时因子图如图6所示，因子图中码长为N的码字需要n＝log2(N)列的PE，所以对于短码字，图中虚线表示没有被使用的多余PE。所述的译码器，具体通过以下方式进行长码字译码：长码字NCW＝2kN，k∈N，其中：k为缩放因子，N为原因子图的码长。由于本文档来自技高网...

【技术保护点】
1.一种码长可配置的部分折叠极化码译码器，其特征在于，包括：两个左信息处理单元阵列、两个右信息处理单元阵列、信息交换存储单元和码长配置控制单元，其中：每个信息处理单元阵列内部均设有多个信息处理单元，分别计算左信息计算公式或右信息计算公式，信息处理单元阵列中设有置换缓存以及两个选择器用于长码字的信息处理，信息交换存储单元存储信息处理单元阵列计算的中间信息用于下一次迭代，码长配置控制单元根据不同的码长配置四个信息处理单元阵列，并采用不同的移位寄存器以提高时钟频率。/n

【技术特征摘要】
1.一种码长可配置的部分折叠极化码译码器，其特征在于，包括：两个左信息处理单元阵列、两个右信息处理单元阵列、信息交换存储单元和码长配置控制单元，其中：每个信息处理单元阵列内部均设有多个信息处理单元，分别计算左信息计算公式或右信息计算公式，信息处理单元阵列中设有置换缓存以及两个选择器用于长码字的信息处理，信息交换存储单元存储信息处理单元阵列计算的中间信息用于下一次迭代，码长配置控制单元根据不同的码长配置四个信息处理单元阵列，并采用不同的移位寄存器以提高时钟频率。


2.根据权利要求1所述的码长可配置的部分折叠极化码译码器，其特征是，所述的置换缓存以及两个选择器中，第一选择器对初始信息和来自同一方向的信息处理单元阵列以及置换缓存的输出进行选择，第二选择器对信息交换存储单元和来自相反方向的信息处理单元阵列以及置换缓存的输出进行选择，置换缓存用于接收来自各自信息处理单元阵列的接收结果，并输出完成信息索引排列的左信息或右信息至第一选择器。


3.根据权利要求1或2所述的码长可配置的部分折叠极化码译码器，其特征是，所述的置换缓存所属的信息处理单元阵列分别接收来自第一选择器和第二选择器的左信息或右信息，经BP译码计算得到结果，即：其中：g(a，b)＝sign(a)sign(b)min(|a|，|b|)，L为从右向左传播的信息，R为从左向右传播的信息，下标i,j分别为信息索引，上标t为目前的迭代次数。


4.根据权利要求1所述的码长可配置的部分折叠极化码译码器，其特征是，所述的信息处理单元阵列的输入端和内部加法器之后增设寄存器，采用...

【专利技术属性】
技术研发人员：江立旻，曹姗，姜之源，张舜卿，徐树公，
申请(专利权)人：上海大学，
类型：发明
国别省市：上海;31