一种AOCC系统软件和鉴定级原理样机用调试平台及测试方法技术方案

本发明专利技术涉及航天系统测试技术领域，公开了一种AOCC系统软件和鉴定级原理样机用调试平台及测试方法，包括主控板和测试板，所述主控板与所述测试板通过连接器进行信号传输，所述主控板包括CPU单元、主板FPGA、存储单元及其他通讯接口单元。所述主控板用于解析上位机测试流程控制指令，控制测试板进行相应测试，并将测试结果发回给上位机；所述测试板包括测试FPGA及连接器，所述测试FPGA用于处理主控板发出的指令以调用相应测试模块，实现待测产品的测试采集信号的处理、校验、上传。本方案以提供以提供AOCC系统调试与开发的硬件运行平台，整个平台适用范围广，测试功能多，集成度高，以满足安全性、可靠性、小型化、可扩展的要求。

【技术实现步骤摘要】
一种AOCC系统软件和鉴定级原理样机用调试平台及测试方法
本专利技术涉及航天系统测试
，具体涉及一种AOCC系统软件和鉴定级原理样机用调试平台及测试方法。
技术介绍
现阶段的航天系统测试领域，测试对象种类繁多，从单板测试到整星测试，从功能测试到性能测试，从开环测试到闭环测试。在所有测试阶段都需要有针对性的研制相应的测试设备，达到对航天产品全面和有效的测试。同时，随着航天产品的复杂度不断提高，对测试设备的要求也越来越高，测试设备正朝着高可靠、智能化、标准化、通用化、网络化的方向发展。随着型号产品的不断增加及研制周期的不断缩短，测试设备的研制进度和可靠性保证成为关键性的问题，如何实现测试设备硬件和软件的通用化平台，满足安全性、可靠性、小型化、可扩展的要求成为现阶段测试设备研制需要考虑的首要问题。
技术实现思路
针对现有技术存在的不足，本专利技术的目的在于提供一种AOCC系统软件和鉴定级原理样机用调试平台及测试方法，以提供AOCC系统与开发的硬件运行平台，整个平台应用范围广泛，测试功能多，集成度高，以满足安全性、可靠性、小型化、可扩展的要求。为了实现上述目的，本专利技术提供如下技术方案：一种AOCC系统软件和鉴定级原理样机用调试平台，包括包括主控板和测试板，所述主控板与所述测试板通过连接器进行信号传输，所述主控板的输入端电信号连接有上位机，所述主控板用于解析上位机测试流程控制指令，控制测试板进行相应测试，并将测试结果发回给上位机；在本专利技术中，进一步的，所述主控板包括CPU单元、主板FPGA，所述CPU单元与主板FPGA电信号连接，所述CPU单元用于解析上位机测试流程指令并控制主板FPGA指令的收发，所述测试板包括测试FPGA，所述CPU单元、主板FPGA均与所述测试FPGA电信号连接，所述测试FPGA用于处理主板FPGA发出的指令以调用相应测试模块，实现待测产品的测试采集信号的处理、校验、上传。在本专利技术中，进一步的，所述主控板还包括串口通讯单元和主板存储单元，所述串口通讯单元、主板存储单元均与所述CPU单元电信号连接，所述串口通讯单元用于与上位机进行数据传输，所述主板存储单元用于对主控板中的数据进行存储。在本专利技术中，进一步的，所述主控板还包括CAN通讯单元、主板复位单元、1553接口单元、主板时钟单元，所述CAN通讯单元、主板复位单元、1553接口单元、主板时钟单元均与所述主板FPGA电信号连接，所述主板FPGA用于CAN通讯单元的调试控制，所述主板复位单元用于控制主板FPGA复位，所述主板FPGA用于1533接口单元的控制调试，所述主板时钟单元用于为所述主板FPGA提供脉冲时钟信号。在本专利技术中，进一步的，所述主板FPGA电连接有AD采集单元，所述AD采集单元用于完成外部设备的电压信号采集。在本专利技术中，进一步的，所述测试板连接有测试存储单元、测试串口单元、测试晶振单元、测试存储单元以及测试复位单元，所述测试存储单元、测试串口单元、测试晶振单元、测试存储单元以及测试复位单元均与所述测试FPGA连接，测试存储单元用于存储测试板中的数据，所述测试串口单元用于串口转换以用于通讯，所述测试晶振单元用于为测试板提供精确的脉冲信号，所述测试复位单元用于使测试板复位。在本专利技术中，进一步的，所述主控板包括主板连接器，所述主控板连接器与所述主板FPGA连接，所述测试板包括测试板连接器，所述测试板连接器与所述测试板FPGA连接，所述主板连接器与所述测试板连接器电连接，用于满足主控板与测试板之间的信息传输。在本专利技术中，进一步的，所述串口通讯单元包括UART串口电路和DSU串口电路，所述UART串口电路和DSU串口电路经过电平转换后连接有USB接口，所述USB接口用于与计算机进行通讯。在本专利技术中，优选的，所述主板存储单元包括型号为AM29LV320DB的第一存储器、型号为K9WAG08U1B-PIB0的第二存储器、型号为IS61WV102416BLL的第三存储器，所述第一存储器、第二存储器、第三存储器用于不同的数据存储以满足主控板的配置需求。一种AOCC系统软件和鉴定级原理样机用调试测试方法，基于上述平台，在进行测试时，上位机向CPU单元发送测试指令，CPU测试单元接收到测试指令，控制主板FPGA工作并向测试板FPGA发出指令以调用测试板中相应的测试模块进行测试。在本专利技术中，优选的，所述测试模块包括激励产生模块、测试采集模块以及回环测试模块，所述激励产生模块激励产生模块根据测试需求产生主板FPGA所需的输入激励；所述测试采集模块会将主板FPGA输出的信号采集下来保存在寄存器中；所述回环测试模块将主板FPGA的输入、输出接口连接起来，由主板FPGA处理测试结果并保存在寄存器中。与现有技术相比，本专利技术的有益效果是：本专利技术的上位机测试软件主要功能是控制测试流程，向主控板中的CPU模块发送测试指令，实现相应测试功能。同时测试过程中，上位机会接收处理器返回的测试结果，并通过上位机界面显示。主控板集成了CPU单元、主板FPGA、串口通讯单元、主板存储单元、1553接口单元及其他IOASIC测试相关电路，主板单元串口通讯单元连接测试产品和上位机，串口通讯单元采用USB的连接方式，与产品通讯方便。同时主控板可以满足多路通用输入输出测试、同步串口、异步串口以及各种通讯测试，调试功能全面，适用范围广，主控板可根据上位机指令完成相应测试功能，并将测试结果发回给上位机。测试板的主要器件为测试FPGA，测试板由主控板供电，在IOASIC测试过程中，主控板会向测试板FPGA发出指令以调用相应测试模块完成对主板FPGA的测试。且主控板和测试板之间通过连接器进行信号传输，以实现系统的低功耗、稳定的数据传输。因此，本平台测试功能齐全，集成度高，有效的减少了外设的占用空间，可以满足IOASIC的不同功能的测试，可拓展性强，满足安全性、可靠性、小型化、可扩展的测试设备需求。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1是本专利技术的系统整体结构框图；图2是本专利技术的系统的信号传输关系框图；图3是本专利技术的CPU单元的部分电路图I；图4是本专利技术的CPU单元的部分电路图II；图5是本专利技术的主板FPGA的部分电路图I；图6是本专利技术的主板FPGA的部分电路图II；图7是本专利技术的主板FPGA的部分电路图III；图8是本专利技术的主板FPGA的部分电路图IV；图9是本专利技术的1553接口单元的电路图；图10是本专利技术的AD采集单元的电路图；图11是本专利技术的CAN通讯单元的电路图；图12是本专利技术的UART串口电路的电路图；图13是本专利技术的DSU串口电路的电路图；图14是本专利技术的第一存储器的电路图；图15是本专利技术的第二存储器的电路图；图16是本专利技术的第三存储器的电路图；...

【技术保护点】
1.一种AOCC系统软件和鉴定级原理样机用调试平台，其特征在于，包括主控板和测试板，所述主控板与所述测试板通过连接器进行信号传输，所述主控板的输入端电信号连接有上位机，所述主控板用于解析上位机测试流程控制指令，控制测试板进行相应测试，并将测试结果发回给上位机；/n所述主控板包括CPU单元、主板FPGA，所述CPU单元与主板FPGA电信号连接，所述CPU单元用于解析上位机测试流程指令并控制主板FPGA指令的收发，所述测试板包括测试FPGA，所述CPU单元、主板FPGA均与所述测试FPGA电信号连接，所述测试FPGA用于处理主板FPGA发出的指令以调用相应测试模块，实现待测产品测试采集信号的处理、校验、上传。/n

【技术特征摘要】
1.一种AOCC系统软件和鉴定级原理样机用调试平台，其特征在于，包括主控板和测试板，所述主控板与所述测试板通过连接器进行信号传输，所述主控板的输入端电信号连接有上位机，所述主控板用于解析上位机测试流程控制指令，控制测试板进行相应测试，并将测试结果发回给上位机；
所述主控板包括CPU单元、主板FPGA，所述CPU单元与主板FPGA电信号连接，所述CPU单元用于解析上位机测试流程指令并控制主板FPGA指令的收发，所述测试板包括测试FPGA，所述CPU单元、主板FPGA均与所述测试FPGA电信号连接，所述测试FPGA用于处理主板FPGA发出的指令以调用相应测试模块，实现待测产品测试采集信号的处理、校验、上传。


2.根据权利要求1所述的一种AOCC系统软件和鉴定级原理样机用调试平台，其特征在于，所述主控板还包括串口通讯单元和主板存储单元，所述串口通讯单元、主板存储单元均与所述CPU单元电信号连接，所述串口通讯单元用于与上位机进行数据传输，所述主板存储单元用于对主控板中的数据进行存储。


3.根据权利要求2所述的一种AOCC系统软件和鉴定级原理样机用调试平台，其特征在于，所述主控板还包括CAN通讯单元、主板复位单元、1553接口单元、主板时钟单元，所述CAN通讯单元、主板复位单元、1553接口单元、主板时钟单元均与所述主板FPGA电信号连接，所述主板FPGA用于CAN通讯单元的调试控制，所述主板复位单元用于控制主板FPGA复位，所述主板FPGA用于1533接口单元的控制调试，所述主板时钟单元用于为所述主板FPGA提供脉冲时钟信号。


4.根据权利要求1所述的一种AOCC系统软件和鉴定级原理样机用调试平台，其特征在于，所述主板FPGA电连接有AD采集单元，所述AD采集单元用于完成外部设备的电压信号采集。


5.根据权利要求4所述的一种AOCC系统软件和鉴定级原理样机用调试平台，其特征在于，所述测试板连接有测试存储单元、测试串口单元、测试晶振单元以及测试复位单元，所述测试存储单元、测试串口单元、测试晶振单元、测试存储单元以及测试复位单元均与所述测试FPGA连接，测试存储单元用于存储测试板中的...

【专利技术属性】
技术研发人员：黄鑫，张存林，昝卓超，谢清涛，
申请(专利权)人：天津市职业大学，
类型：发明
国别省市：天津;12