基于时序驱动的集成电路聚类方法技术

本发明专利技术涉及一种基于时序驱动的集成电路聚类方法，包括以下步骤：步骤S1:将待聚类集成电路转化为超图；步骤S2:根据得到的超图，基于于BestChoice的算法框架采用一种同时考虑时序和互连度的吸引力函数来选择逻辑块进行聚类；步骤S3:过管理优先级队列数据结构，以吸引力函数作为比较键，对全局最优的块对进行重复集群,得到最优的聚类结果。本发明专利技术能够有效降低电路时延，实现更高质量的电路布局。

【技术实现步骤摘要】
基于时序驱动的集成电路聚类方法
本专利技术属于超大规模集成电路(VLSI)物理设计自动化
,具体涉及一种于关键度聚类的集成电路聚类方法。
技术介绍
为了满足多样化的功能需求，集成电路的规模不断增加，设计复杂度也不断变高。集成电路里面成百上千万的逻辑块给物理设计带来极大的挑战。在布局设计中，优化目标通常为线长、时延、可布通性和功率等。为了能高效快速地得到高质量的解，通常采用聚类的方法先降低电路的规模，然后在解聚类的过程中进行布局。在聚类的过程中，大部分的方法只考虑逻辑块之间的连接关系，并未考虑时延，这样可能会导致电路时延较大。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种于关键度聚类的集成电路聚类方法，能够有效降低电路时延，实现更高质量的电路布局。为实现上述目的，本专利技术采用如下技术方案：一种基于时序驱动的集成电路聚类方法，包括以下步骤：步骤S1:将待聚类集成电路转化为超图；步骤S2:根据得到的超图，基于于BestChoice的算法框架并采用一种同时考虑时序和互连度的吸引力函数来本文档来自技高网...

【技术保护点】
1.一种基于时序驱动的集成电路聚类方法，其特征在于，包括以下步骤：/n步骤S1:将待聚类集成电路转化为超图；/n步骤S2:根据得到的超图，基于于BestChoice的算法框架采用一种同时考虑时序和互连度的吸引力函数来选择逻辑块进行聚类；/n步骤S3:过管理优先级队列数据结构，以吸引力函数作为比较键，对全局最优的块对进行重复集群,得到最优的聚类结果。/n

【技术特征摘要】
1.一种基于时序驱动的集成电路聚类方法，其特征在于，包括以下步骤：
步骤S1:将待聚类集成电路转化为超图；
步骤S2:根据得到的超图，基于于BestChoice的算法框架采用一种同时考虑时序和互连度的吸引力函数来选择逻辑块进行聚类；
步骤S3:过管理优先级队列数据结构，以吸引力函数作为比较键，对全局最优的块对进行重复集群,得到最优的聚类结果。


2.根据权利要求1所述的基于时序驱动的集成电路聚类方法，其特征在于，所述步骤S1具体为：将待聚类集成电路表示为超图模型G＝(V,E)；
其中顶点V＝{v1,v2,…vn}表示可布局模块的集合，超边E＝{e1,e2,…en}表示线网集合。

【专利技术属性】
技术研发人员：陈建利，杨薇，林智峰，
申请(专利权)人：福州大学，
类型：发明
国别省市：福建;35