防伪税控芯片制造技术

一种防伪税控芯片，包括：　　　　一个进行密码运算和闪存管理的ＣＰＵ芯片；　　　　一个存储运行程序、发票数据的闪存芯片；　　　　一个连接ＰＣＩ总线与所述ＣＰＵ的ＰＣＩ桥芯片；以及　　　　一个扩展ＣＰＵ芯片选址能力的接口逻辑单元；　　　　其中所述ＣＰＵ芯片经由系统总线连接所述闪存，并且所述接口逻辑单元经由系统总线连接在所述ＣＰＵ芯片与所述闪存芯片之间。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种能够实现增值税的防伪税控芯片，即HX2芯片。
技术介绍
国家税务总局于2001年提出《税控收款机税控功能业务需求》，在国家标准化委员会的领导下，由信息产业部组织，国家税务总局指导，国内相关企业起草了《税控收款机国家标准》(GB18240-2003)，国家质量监督检验检疫总局于2003年6月正式颁布。为此，人们正在开发符合上述国标的税控收款机，而税控收款机的核心部件是目前开发工作的主要课题，不仅要适应上述国标，而且还必需保证安全性。
技术实现思路
本技术的目的是提供一种能够实现增值税的可用于增值税防伪税控系统的防伪税控芯片，不仅适应上述国标，而且还能保证安全性。本技术的目的是这样实现的，一种防伪税控芯片，包括一个进行密码运算和闪存管理的CPU芯片；一个存储运行程序、发票数据的闪存芯片；一个连接PCI总线与所述CPU的PCI桥芯片；以及一个扩展CPU芯片选址能力的接口逻辑单元；其中所述CPU芯片经由系统总线连接所述闪存，并且所述接口逻辑单元经由总线连接在所述CPU芯片与所述闪存芯片之间。其中，所述CPU芯片是Intel 80296SA。其中，所述闪存芯片的容量为4MB。其中，所述接口逻辑单元是寄存器74HC04。其中，所述Intel 80296SA的片选端口连接寄存器74HC04的受控端。其中，所述PCI桥芯片是航天信息股份有限公司开发的HXPCI芯片。其中，所述CPU芯片、所述闪存芯片、所述接口逻辑单元和所述PCI桥芯片被封装在一起为HXCI芯片。本技术不仅具有安全性好的技术效果，而且还具有使Intel 80296SA芯片能够访问16MB的闪存的技术效果。以下结合附图对本技术进行详细说明。附图说明图1是本技术的HX2芯片内部组成示意图；图2是内部译码示意图。具体实施方式概括地说，本技术提供的防伪税控芯片(参见图1)包括一个进行密码运算和闪存管理的CPU芯片，即图1中的80296；一个存储运行程序、发票数据的闪存芯片，即图1中的Flash；一个连接PCI总线与所述CPU的PCI桥芯片；以及一个扩展CPU芯片选址能力的接口逻辑单元，即图1中的74HC04；其中所述CPU芯片经由系统总线连接所述闪存，并且所述接口逻辑单元经由总线连接在所述CPU芯片与所述闪存芯片之间。其中Intel 80296SA，完成密码运算、Flsah管理等功能；Flash主要用于存储运行程序，发票数据等；接口逻辑，采用的是74HC04，完成Intel 80296SA和Flash的必要逻辑；PCI桥，连接PCI总线与Intel80296进行通信。以下结合附图对本技术进行进一步说明。如图1所示，在芯片HX2中，所使用Flash的供电电压为3.3V，但是由于PCI的供电电压为5V，所以需要电压转换电路将5V电压转换为3.3V电压，以保证Flash的正常工作。Flash的另外一个问题是其容量问题，如果要保存大量的数据，1M的Flash还是显得容量较小，所以在芯片HX2中将Flash扩大到4MB。在Intel的80296中，每一个片选最大能寻址1M的地址空间，那需要四个片选，这样需要4片flash，如果封装起来则技术难度巨大，为此，采用了一个新的解决方案。在HX2中将Flash扩大到4MB，并且保留16MB的Flash接口，为今后扩展做准备。在Intel的80296中，每一个片选最大能寻址1M的地址空间，而80296只有6个片选，所以要满足要求要采取特殊的办法。我们准备在HX2中采用译码寄存器结构，既，在HX2中设立一个寄存器，由单独一个片选选中控制(为了节约地址空间，我们考虑与SRAM共用CS2、AD19，既，当CS有效且AD19为‘高’的时候，寄存器被选定)，当这个寄存器被选中后，锁存CPU数据总线的数据，从而获得Flash地址的高4位。这样就实现了对16M的Flash访问。如图2所示。再参见图1，本技术的工作过程是在上位机(PC)进行开票之后，发票的数据通过PCI桥发送给296CPU，296CPU在对发票进行验证和计算之后，将数据写入芯片中的Flash中；在进行发票的报税时，296CPU从Flash中将数据读出，然后将数据通过PCI接口发送给PC机。上述说明仅仅用于说明而不是限制本技术的目的，因此本技术的范围由权利要求或其等同物定义。权利要求1.一种防伪税控芯片，包括一个进行密码运算和闪存管理的CPU芯片；一个存储运行程序、发票数据的闪存芯片；一个连接PCI总线与所述CPU的PCI桥芯片；以及一个扩展CPU芯片选址能力的接口逻辑单元；其中所述CPU芯片经由系统总线连接所述闪存，并且所述接口逻辑单元经由系统总线连接在所述CPU芯片与所述闪存芯片之间。2.根据权利要求1所述的芯片，其特征在于，所述CPU芯片是Intel80296SA。3.根据权利要求1所述的芯片，其特征在于，所述闪存芯片的容量为4MB。4.根据权利要求1所述的芯片，其特征在于，所述接口逻辑单元是寄存器74HC04。5.根据权利要求2所述的芯片，其特征在于，所述Intel 80296SA的片选端口连接寄存器74HC04的受控端。6.根据权利要求1所述的芯片，其特征在于，所述PCI桥芯片为HXPCI芯片。7.根据权利要求1所述的芯片，其特征在于，所述CPU芯片、所述闪存芯片和所述接口逻辑单元和所述PCI桥芯片被封装在一起。8.根据权利要求1所述的芯片，其特征在于，还包括一个把5V电压转换为3.3V电压的电压转换电路。专利摘要本技术是一种防伪税控芯片，即HX2芯片，包括一个进行密码运算和闪存管理的CPU芯片；一个存储运行程序、发票数据的闪存芯片；一个连接PCI总线与所述CPU的PCI桥芯片；以及一个扩展CPU芯片选址能力的接口逻辑单元；其中所述CPU芯片经由系统总线连接所述闪存，并且所述接口逻辑单元经由总线连接在所述CPU芯片与所述闪存芯片之间。本技术主要用于增值税专用发票防伪税控系统。文档编号G07G1/00GK2864830SQ20052014661公开日2007年1月31日 申请日期2005年12月23日 优先权日2005年12月23日专利技术者韦红文, 陈懿, 孙葆青, 高志刚, 孟繁杰, 杜安, 王海洋 申请人:航天信息股份有限公司本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：韦红文，陈懿，孙葆青，高志刚，孟繁杰，杜安，王海洋，
申请(专利权)人：航天信息股份有限公司，
类型：实用新型
国别省市：