多通道的NAND FLASH差错控制方法技术

本发明专利技术提供了一种基于BCH及类RAID技术的多通道NAND FLASH差错控制方法，包括：对输入数据按通道数N进行分组后进行交织；将N通道的数据按通道进行异或生成校验数据；将校验数据和N组通道数据形成N+1组通道数据分别进行并行加扰；将N+1组数据分别进行BCH并行编码，数据按FLASH的页长进行分块，编码后存储在存储阵列中，存储阵列由N+1颗FLASH存储芯片组成，与N+1组数据一一对应；读取存储阵列中N+1组数，分别进行并行BCH译码，并给出译码“是否成功”状态；将N+1组数据分别进行并行解扰；根据译码“是否成功”状态，对N+1组数据进行容错控制；将完成差错控制的数据进行解交织恢复。本发明专利技术从抑制、纠错、替换三个维度采取设计措施降低了NAND FLASH的误码率。

【技术实现步骤摘要】
多通道的NANDFLASH差错控制方法
本专利技术涉及差错控制方法，具体地，涉及一种基于BCH及类RAID技术的多通道NANDFLASH差错控制方法及系统。
技术介绍
NANDFlash具有非易失性、可靠性高、体积小、重量轻、功耗小、抗震能力强、工作温度范围宽等优点，业已广泛用于各个领域，尤其是航空航天。但NANDFLASH随着使用以及数据存储时间的变长，存储在里面的数据容易发生比特翻转，出现随机性的错误。此外，随着FLASH块擦写次数增多，氧化层逐渐老化，电子进出存储单元越来越容易，因此存储在里面的电荷容易发生异常，导致块失效。目前，常用的方法采用差错编码控制，如海明校验、BCH、LDPC等差错控制编码。该方法可以满足在误码率较低的应用场合，随着误码率提高，当超出算法纠错能力后将无法完成数据纠错；其次，算法纠错能力越强，其复杂度越高，无法满足高速数据纠错的场合。
技术实现思路
针对现有技术中的缺陷，本专利技术的目的是提供一种基于BCH及类RAID技术的多通道NANDFLASH差错控制方法，从抑制、纠错、替换三个维度本文档来自技高网...

【技术保护点】
1.一种多通道的NAND FLASH差错控制方法，其特征在于，包括：/nS1：对输入数据按通道数N进行分组生成N组通道数据，将通道数据按照通道数N进行交织；/nS2：将N组通道数据按通道数进行按位异或生成校验数据；/nS3：将校验数据和N组通道数据形成N+1组通道数据分别进行并行加扰；/nS4：将校验数据和N组通道数据分别进行BCH并行编码，并按FLASH存储芯片的页长进行分块后存储在存储阵列中，所述存储阵列包括N+1颗FLASH存储芯片，N+1颗FLASH存储芯片与N+1组通道数据一一对应；/nS5：读取存储阵列中N+1组通道数据，对N+1组通道数据分别进行并行BCH译码，并给出译码是否成功...

【技术特征摘要】
1.一种多通道的NANDFLASH差错控制方法，其特征在于，包括：
S1：对输入数据按通道数N进行分组生成N组通道数据，将通道数据按照通道数N进行交织；
S2：将N组通道数据按通道数进行按位异或生成校验数据；
S3：将校验数据和N组通道数据形成N+1组通道数据分别进行并行加扰；
S4：将校验数据和N组通道数据分别进行BCH并行编码，并按FLASH存储芯片的页长进行分块后存储在存储阵列中，所述存储阵列包括N+1颗FLASH存储芯片，N+1颗FLASH存储芯片与N+1组通道数据一一对应；
S5：读取存储阵列中N+1组通道数据，对N+1组通道数据分别进行并行BCH译码，并给出译码是否成功的状态；
S6：将N+1组通道数据分别进行并行解扰；
S7：根据所述译码是否成功的状态，对N+1组通道数据进行容错控制；
S8：将完成差错控制的通道数据进行解交织恢复。


2.根据权利要求1所述的多通道的NANDFLASH差错控制方法，其特征在于，每一通道数据的位宽与存储阵列中的FLASH存储芯片的位宽保持一致；所述校验数据的位宽与FLASH存储芯片的位宽保持一致。


3.根据权利要求1所述的多通道的NANDFLASH差错控制方法，其特征在于，所述存储阵列包括N+1组通道，其中N组通道用于数据存储，1组通道用于校验信息存储。


4.根据权利要求1所述的多通道的NANDFLASH差错控制方法，其特征在于，在步骤S2中，以通道为单位按位进行奇偶校验，生成校验数据。


5.根据权利要求1所述的多通道...

【专利技术属性】
技术研发人员：濮建福，潘乐乐，李金，杨津浦，林闽佳，
申请(专利权)人：上海航天测控通信研究所，
类型：发明
国别省市：上海;31