一种单线级联电路的数据传输方法及LED芯片级联系统技术方案

本发明专利技术提供了一种单线级联电路的数据传输方法及LED芯片级联系统，该方法包括：当检测到输入数据为设定波形时，启动解码时钟；在t1产生第一数据波形，并传输给下一级电路；在t2对输入数据波形采样判断；当判断为比特0时，将第一数据波形改为第二数据波形并停止解码时钟；当判断为比特1时，在t3将第一数据波形改为第二数据波形并停止解码时钟；从解码时钟停止时起直到下一个t1，第二数据波形被单线传输给下一级电路。本发明专利技术的输出数据高电平时长为解码时钟周期的整数倍，避免了级联电路传输造成的高电平逐级变宽或变窄的问题，解决了数据传输的误码问题。并且，比特0的传输时长缩短，从而提升了LED芯片级联系统的整体数据传输速度。

【技术实现步骤摘要】
一种单线级联电路的数据传输方法及LED芯片级联系统
本专利技术涉及LED显示
，具体涉及一种单线级联电路的数据传输方法及LED芯片级联系统。
技术介绍
LED灯具有节能、色度好、寿命长的特点，得到广泛的应用。单个LED芯片所能驱动的灯点个数有限，若要实现大规模的灯饰系统或者LED显示屏，需要对LED芯片进行级联。由于LED芯片的加工过程的不一致性和应用环境的变化等因素，会造成LED芯片级联系统传输数据过程中数据信号的脉冲宽度逐级变窄或变宽，甚至造成数据误码，因此数据传输受到级联个数和传输距离的限制。在实际应用中，对于LED芯片级联系统的数据传输，不仅需要数据传输更远，还需要数据传输更为快速。
技术实现思路
为解决现有技术的问题，本专利技术提出了一种单线级联电路的数据传输方法及LED芯片级联系统。本专利技术第一方面提供了一种单线级联电路的数据传输方法，其包括：本级电路对输入数据波形进行检测，当检测到所述输入数据波形为特定波形时，启动解码时钟，启动时刻为t0；在t1时刻产生第一数据波形并传输给下一级电路；其中，所述下一级电路与所述本级电路通过单根信号线连接；在t2时刻对所述输入数据波形进行采样及判断；当判断输入数据为比特0时，将所述第一数据波形改为第二数据波形并停止所述解码时钟；当判断所述输入数据为比特1时，在t3时刻将所述第一数据波形改为所述第二数据波形并停止所述解码时钟；其中，所述第二数据波形与所述第一数据波形为两种不同电平的数字信号波形；从所述解码时钟停止时起直到下一个所述t1时刻，所述第二数据波形被单线传输给所述下一级电路。进一步地，所述输入数据包括所述比特0和所述比特1；所述输入数据采用归零码表示，所述归零码以高电平开始且以低电平结束；所述比特0的所述归零码时长为T0，所述T0包括高电平时长T0H和低电平时长T0L；所述比特1的所述归零码时长为T1，所述T1包括高电平时长T1H和低电平时长T1L；所述T1H大于所述T0H，且所述T1H与所述T0H之差大于设定值；所述T1大于或等于所述T0。进一步地，所述特定波形包括所述输入数据波形的上升沿；所述第一数据波形为高电平波形；所述第二数据波形为低电平波形。进一步地，所述t1时刻为所述t0时刻后的所述解码时钟的第K个下降沿；所述t2时刻为从所述t1时刻起且经过所述T0H后的所述解码时钟的第L个下降沿；所述t3时刻为从所述t1时刻起且经过所述T1H后的所述解码时钟的第M个下降沿。进一步地，所述解码时钟包括高速时钟和低速时钟；所述解码时钟的周期小于或等于所述T0H时长。进一步地，所述T1H大于或等于2倍T0H；所述T0L和所述T1L均大于或等于所述T0H。本专利技术第二方面提供一种LED芯片级联系统，其包括多颗相互级联的LED芯片，其中，每颗所述LED芯片通过单根信号线与下一级所述LED芯片连接；每颗所述LED芯片通过本专利技术第一方面所述的单线级联电路的数据传输方法将数据传输给下一级所述LED芯片。进一步地，所述数据包括多组数据指令，每一组所述数据指令用于一颗所述LED芯片的显示驱动；每一组所述数据指令适于表达3路RGB或4路RGBW的信息。进一步地，每一颗所述LED芯片从多组所述数据指令中提取用于本级所述LED芯片的所述数据指令，然后将其余所述数据指令传输给下一级所述LED芯片；其中，用于本级的所述数据指令为本级所述LED芯片接收到的第一组所述数据指令。进一步地，所述LED芯片包括滤波模块、解码模块、解码振荡模块、输出驱动模块、转换控制模块和LED驱动模块，其中，所述滤波模块用于对输入数据波形进行滤波，然后传递给所述解码模块；所述解码模块用于对所述输入数据波形进行检测，以及对所述输入数据波形进行采样及判断，以及产生第一数据波形和第二数据波形，以及控制解码时钟的启停；所述解码模块还用于提取本级的所述数据指令并传递给所述转换控制模块；所述解码振荡模块用于产生所述解码时钟并提供给所述解码模块使用；所述输出驱动模块用于将所述解码模块产生的所述第一数据波形和所述第二数据波形输出给下一级所述LED芯片；所述转换控制模块用于将用于本级的所述数据指令转换为脉宽调制PWM数据，然后传递给所述LED驱动模块；所述LED驱动模块用于将所述PWM数据输出给LED灯，驱动所述LED灯显示。本专利技术根据输入数据比特生成新的归零码数据波形并传输给下一级电路，该归零码数据波形的高电平时长为本级电路解码时钟周期的整数倍，避免了多级级联电路传输过程中造成的高电平逐级变宽或变窄的问题，进而解决了数据传输中的误码问题，并且能够将数据快速传输到下一级电路。相比现有技术，数据比特0的传输时长可以缩短，从而提升了LED芯片级联系统的整体数据传输速度。附图说明图1为本专利技术实施例的一种单线级联电路的数据传输方法的基本流程图；图2为本专利技术实施例的数据比特0传输的时序图；图3为本专利技术实施例的数据比特1传输的时序图；图4为本专利技术实施例的归零码波形示意图；图5为本专利技术实施例的数据比特0和比特1连续传输的时序图；图6为本专利技术实施例的一种LED芯片级联系统的级联示意图；图7为本专利技术实施例的LED芯片内部模块组成图。具体实施方式下面将参照附图详细描述根据本专利技术的实施例，描述涉及附图时，除非另有表示，不同附图中的相同附图标记表示相同或相似的要素。要说明的是，以下示例性实施例中所描述的实施方式并不代表本专利技术的所有实施方式。它们仅是与如权利要求书中所详述的、本专利技术公开的一些方面相一致的装置和方法的例子，本专利技术的范围并不局限于此。在不矛盾的前提下，本专利技术各个实施例中的特征可以相互组合。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本专利技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本专利技术第一方面提供了一种单线级联电路的数据传输方法。图1所示为本专利技术实施例的一种单线级联电路的数据传输方法的基本流程图，图2所示为本专利技术实施例的数据比特0传输的时序图，图3所示为本专利技术实施例的数据比特1传输的时序图，下文结合图1、图2和图3对本专利技术实施例进行描述。如图1所示，本专利技术实施例的一种单线级联电路的数据传输方法包括步骤S1至S4：步骤S1，本级电路对输入数据波形进行检测，当检测到所述输入数据波形为特定波形时，启动解码时钟，启动时刻为t0。在本专利技术实施例中，在没有有效输入数据比特时，本级电路的解码振荡器不工作，可以省电；如图2所示，当检测到输入端DIN的输入数据波形的上升沿时，解码振本文档来自技高网...

【技术保护点】
1.一种单线级联电路的数据传输方法，其特征在于，包括：/n本级电路对输入数据波形进行检测，当检测到所述输入数据波形为特定波形时，启动解码时钟，启动时刻为t0；/n在t1时刻产生第一数据波形并传输给下一级电路；其中，所述下一级电路与所述本级电路通过单根信号线连接；/n在t2时刻对所述输入数据波形进行采样及判断；当判断输入数据为比特0时，将所述第一数据波形改为第二数据波形并停止所述解码时钟；当判断所述输入数据为比特1时，在t3时刻将所述第一数据波形改为所述第二数据波形并停止所述解码时钟；其中，所述第二数据波形与所述第一数据波形为两种不同电平的数字信号波形；/n从所述解码时钟停止时起直到下一个所述t1时刻，所述第二数据波形被单线传输给所述下一级电路。/n

【技术特征摘要】
1.一种单线级联电路的数据传输方法，其特征在于，包括：
本级电路对输入数据波形进行检测，当检测到所述输入数据波形为特定波形时，启动解码时钟，启动时刻为t0；
在t1时刻产生第一数据波形并传输给下一级电路；其中，所述下一级电路与所述本级电路通过单根信号线连接；
在t2时刻对所述输入数据波形进行采样及判断；当判断输入数据为比特0时，将所述第一数据波形改为第二数据波形并停止所述解码时钟；当判断所述输入数据为比特1时，在t3时刻将所述第一数据波形改为所述第二数据波形并停止所述解码时钟；其中，所述第二数据波形与所述第一数据波形为两种不同电平的数字信号波形；
从所述解码时钟停止时起直到下一个所述t1时刻，所述第二数据波形被单线传输给所述下一级电路。


2.根据权利要求1所述的单线级联电路的数据传输方法，其特征在于，
所述输入数据包括所述比特0和所述比特1；
所述输入数据采用归零码表示，所述归零码以高电平开始且以低电平结束；
所述比特0的所述归零码时长为T0，所述T0包括高电平时长T0H和低电平时长T0L；
所述比特1的所述归零码时长为T1，所述T1包括高电平时长T1H和低电平时长T1L；
所述T1H大于所述T0H，且所述T1H与所述T0H之差大于设定值；
所述T1大于或等于所述T0。


3.根据权利要求2所述的单线级联电路的数据传输方法，其特征在于，
所述特定波形包括所述输入数据波形的上升沿；
所述第一数据波形为高电平波形；
所述第二数据波形为低电平波形。


4.根据权利要求3所述的单线级联电路的数据传输方法，其特征在于，
所述t1时刻为所述t0时刻后的所述解码时钟的第K个下降沿；
所述t2时刻为从所述t1时刻起且经过所述T0H后的所述解码时钟的第L个下降沿；
所述t3时刻为从所述t1时刻起且经过所述T1H后的所述解码时钟的第M个下降沿。


5.根据权利要求4所述的单线级联电路的数据传输方法，其特征在于，
所述解码时钟包括高速时钟和低速时钟；
所述解...

【专利技术属性】
技术研发人员：孙占龙，赵明，袁楚卓，肖建强，
申请(专利权)人：深圳市美矽微半导体有限公司，
类型：发明
国别省市：广东;44