【技术实现步骤摘要】
【国外来华专利技术】DLL电路、时间差放大电路、以及测距摄像装置
本公开涉及DLL(Delay-LockedLoop:延迟锁定环)电路、DLL电路中使用的时间差放大电路、以及具备DLL电路的测距摄像装置。
技术介绍
专利文献1中公开了一种适于DRAM(DynamicRandomAccessMemory)的DLL电路。在此,DLL电路是指,利用从外部给予的时钟信号,来生成所需要的相位的信号的电路。(现有技术文献)(专利文献)专利文献1日本特开2019-185841号公报
技术实现思路
专利技术要解决的课题在专利文献1公开的以往技术中,存在难于调整微小的相位差的课题。于是,本公开的目的在于提供一种能够调整微小的相位差的DLL电路、时间差放大电路以及测距摄像装置。解决课题所采用的手段本公开的一个形态所涉及的DLL(Delay-LockedLoop:延迟锁定环)电路具备:时间差放大电路,针对被输入的第1信号以及第2信号执行放大处理,即对作为所述第1信号中包含的逻辑电平的变化点的 ...
【技术保护点】
1.一种DLL电路,所述DLL是指Delay-Locked Loop即延迟锁定环,/n所述DLL电路具备:/n时间差放大电路,针对被输入的第1信号以及第2信号执行放大处理,即对作为所述第1信号中包含的逻辑电平的变化点的边沿与作为所述第2信号中包含的逻辑电平的变化点的边沿的时间差进行放大,并输出得到的第1放大后信号以及第2放大后信号;/n相位比较电路,算出从所述时间差放大电路输出的所述第1放大后信号以及所述第2放大后信号的相位差,并对示出算出的相位差的相位差信号进行输出;以及/n可变延迟电路,使所述第2信号延迟,并作为延迟后信号来输出,所述第2信号的延迟量依存于从所述相位比较 ...
【技术特征摘要】
【国外来华专利技术】20181218 JP 2018-2363061.一种DLL电路,所述DLL是指Delay-LockedLoop即延迟锁定环,
所述DLL电路具备:
时间差放大电路,针对被输入的第1信号以及第2信号执行放大处理,即对作为所述第1信号中包含的逻辑电平的变化点的边沿与作为所述第2信号中包含的逻辑电平的变化点的边沿的时间差进行放大,并输出得到的第1放大后信号以及第2放大后信号;
相位比较电路,算出从所述时间差放大电路输出的所述第1放大后信号以及所述第2放大后信号的相位差,并对示出算出的相位差的相位差信号进行输出;以及
可变延迟电路,使所述第2信号延迟,并作为延迟后信号来输出,所述第2信号的延迟量依存于从所述相位比较电路输出的所述相位差信号所示的相位差。
2.如权利要求1所述的DLL电路,
所述可变延迟电路具有:
电荷泵电路,输出与所述相位差对应的电流;
环路滤波器电路,按照从所述电荷泵电路输出的电流,进行蓄电或放电;以及
延迟调整电路,按照所述环路滤波器电路输出的电压,使所述第2信号延迟。
3.如权利要求1或2所述的DLL电路,
所述时间差放大电路具有:
多个电流源;以及
控制电路,按照所述第1信号以及所述第2信号的逻辑电平的组合,对大电流模式与小电流模式进行切换,所述大电流模式是指,使所述多个电流源中的至少两个工作的模式,所述小电流模式是指,仅使所述多个电流源中的一个工作的模式。
4.如权利要求3所述的DLL电路,
基于所述时间差放大电路的所述时间差的放大率以及输入时间差范围是依存于所述多个电流源的每一个输出的电流的值而决定的,所述输入时间差范围是,所述时间差放大电路能够对所述时间差进行线性放大的所述时间差的范围。
5.如权利要求3或4所述的DLL电路,
所述多个电流源包括第1电流源以及第2电流源,
所述控制电路包括第1转换速率控制电路,
所述第1转换速率控制电路包括:
第1电容器;
第1开关,按照所述第1信号的逻辑电平,对所述第1电容器与所述第1电流源以及所述第2电流源的连接进行接通或断开;以及
第2开关,按照所述第2信号的逻辑电平,对是否使所述第2电流源工作进行切换。
6.如权利要求5所述的DLL电路,
所述第1...
【专利技术属性】
技术研发人员:加藤匠,松川和生,尾关俊明,
申请(专利权)人:新唐科技日本株式会社,
类型:发明
国别省市:日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。