芯片组及绘图信号处理方法技术

本发明专利技术提供一种芯片组及绘图信号处理方法，是与一外部绘图引擎电性连接，其中外部绘图引擎是产生一第一绘图信号，并送至芯片组，芯片组包含一内部绘图引擎以及一控制模块。内部绘图引擎用以产生一第二绘图信号，控制模块是接收第一绘图信号及第二绘图信号，其中，控制模块将第一绘图信号分成至少两个第一绘图信号片段，并将第二绘图信号分成至少两个第二绘图信号片段；当执行一第一模式输出程序时，控制模块同时输出第一绘图信号片段其中之一及第二绘图信号片段其中之一。本发明专利技术利用控制模块控制绘图信号片段的传送，可达到同时对内部绘图引擎及外部绘图引擎所发出的信号进行处理的功效。

【技术实现步骤摘要】

本专利技术是关于一种芯片组及芯片组的控制方法，特别关于一种可同时控制外部绘图引擎及内部绘图引擎的信号传送接收的芯片组及芯片组的控制方法。
技术介绍
就早期的计算机而言，芯片组(例如为北桥装置(northbridge，NB))，是为一个用于处理CPU及其他装置(例如存储器、绘图卡及周边装置)之间的信号的重要元件。由于多媒体科技发达，故绘图存储产品与计算机连动性非常高；但是，并非每部计算机皆需用到独立的绘图卡，故近年来部分计算机则将绘图芯片整合于计算机芯片组中，例如使计算机中的芯片组具有绘图功能。详言之，芯片组具有高度整合性，可将许多功能整合在一起，故目前于芯片组中，通常具有一内部绘图引擎。但倘若需要较高显示功能或较完整的绘图功能，则需于计算机中另外加装一外部绘图卡。
技术实现思路
本专利技术提供一种可同时处理内部绘图引擎及外部绘图引擎所发出的信号的芯片组及其相关的控制方法。依本专利技术的一种芯片组是与一外部绘图引擎电性连接，其中外部绘图引擎是产生一第一绘图信号，并送至芯片组，芯片组包含一内部绘图模块以及一控制模块。内部绘图引擎用以产生一第二绘图信号，而控制模块是接收第一绘图信号及第二绘图信号，其中控制模块将第一绘图信号分成至少两个第一绘图信号片段，并将第二绘图信号分成至少两个第二绘图信号片段；当执行一第一模式输出程序时，控制模块同时输出第一绘图信号片段其中之一及第二绘图信号片段其中之一。依本专利技术的一种芯片组的控制方法，包含首先，自一外部绘图引擎接收一第一绘图信号，及自一内部绘图引擎接收一第二绘图信号；接着，将第一绘图信号是分成至少两个第一绘图信号片段，及将一第二绘图信号分成至少两个第二绘图信号片段；最后，当执行第一模式输出程序，同时输出第一绘图信号片段其中之一及第二绘图信号片段其中之一。承上所述，依据本专利技术的一种芯片组及芯片组的控制方法，其中控制模块接收由外部绘图引擎产生的第一绘图信号以及由内部绘图引擎产生的第二绘图信号，利用将第一绘图信号分成至少两个第一绘图信号片段，及将第二绘图信号分成至少两个第二绘图信号片段，再利用控制模块控制同时传送第一绘图信号片段其中之一及第二绘图信号片段其中之一至接脚，当然，本专利技术亦可以利用控制模块控制单独传送第一绘图信号或部分第一绘图信号片段至接脚；或单独传送第二绘图信号或部分第二绘图信号片段至接脚。与已知技术相较，由于本专利技术利用控制模块控制绘图信号片段的传送，故可控制第一绘图信号片段的传送比例及第二绘图信号片段的传送比例，以因应传输需要，并达到同时对内部绘图引擎及外部绘图引擎所发出的信号进行处理的功效。附图说明图1为显示芯片组的示意图；图2为显示依本专利技术实施例的芯片组的示意图；图3为显示依本专利技术实施例的芯片组的控制方法的流程图。具体实施例方式以下将参照相关图式，说明依本专利技术实施例的芯片组及芯片组的控制方法，其中相同的元件将以相同的参照符号加以说明。如图1所示，芯片组1包含一内部绘图引擎11、一多工器13以及一接脚15。此外，芯片组1外部连接一外部绘图引擎2。内部绘图引擎11连接至多工器13，并传送一24位的低电压差动(low-voltage differential signal，LVDS)信号至多工器13。而外部绘图引擎2假设为一快速周边互连装置(peripheral componentinterconnect express，PCIE)的绘图引擎，其可传送一快速周边互连装置(peripheral component interconnect express，PCIE)信号至多工器13，其中可透过16个通道(×16)传送PCIE信号。然而，如图1所示，多工器13无法同时地处理LVDS信号及PCIE信号。亦即，当多工器13选择处理LVDS信号时，则来自外部绘图引擎2的PCIE信号则需被停住，直到多工器13将LVDS信号处理完，才能进行PCIE信号处理；反之，当多工器13选择处理PCIE信号时，则来自内部绘图引擎11的LVDS信号则需被停住，直到PCIE信号处理结束后，才能进行LVDS信号的处理。因此，内部绘图引擎11与外部绘图引擎2所发出的信号不能同时被处理，如此使得绘图信号处理速度的延迟。本专利技术提供一可同时处理外部绘图信号以及内部绘图信号的芯片组与其实施方法。如图2所示，本专利技术的芯片组3包含一内部绘图引擎31，一控制模块33以及一接脚34。此外本专利技术的芯片组更包含一接收接口32用以与一外部绘图引擎4连接。在本专利技术中，假设外部绘图引擎为一快速周边互连装置(peripheral component interconnect express，PCIE)的绘图引擎并发出一第一绘图信号GS1。假设利用16个通道(×16)传送第一绘图信号GS1。此外本专利技术的内部绘图引擎31发出一第二绘图信号GS2，假设第二绘图信号GS2为一24位的低电压差动(LVDS)信号。本专利技术中，控制模块33与接收接口32连接，而第一绘图信号GS1可透过接收接口32传送至控制模块33。同时内部绘图引擎31亦连接至控制模块33，以使控制模块33接收第二绘图信号GS2。本专利技术中，控制模块33可将第一绘图信号GS1分成至少两个第一绘图信号片段。相同的，第二绘图信号GS2也可被分成至少两个第二绘图信号片段。举例来说，假设第一绘图信号GS1被平均分成两个分别以8通道(×8)传送的第一绘图信号片段GS1a、GS1b；而各第二绘图信号GS2也被平均分成两个分别为12位的第二绘图信号片段GS2a、GS2b。假设当控制模块33执行一第一模式输出程序时，控制模块33将两个第一绘图信号片段的其中之一(例如GS1a)及两个第二绘图信号片段的其中之一(例如GS2a)传送至接脚34，并经由接脚34同时输出第一绘图信号片段GS1a及第二绘图信号片段GS2a。同理，控制模块33亦可同时传送第一绘图信号片段GS1b及第二绘图信号片段GS2b至接脚34。或者同时传送第一绘图信号片段GS1a及第二绘图信号片段GS2b，或是第一绘图信号片段GS1b及第二绘图信号片段GS2a至接脚34。当控制模块33执行一第二模式输出程序时，控制模块33单独传送第一绘图信号GS1(包括第一绘图信号片段GS1a、GS1b)至接脚34。或单独传送第二绘图信号GS2(包括第二绘图信号片段GS2a、GS2b)至接脚34。经由接脚34可输出完整的第一绘图信号GS1或完整的第二绘图信号GS2。如上所述，在本实施例中，当执行第一模式输出程序时，控制模块33同时传送两个第一绘图信号片段其中之一与两个第二绘图信号片段其中之一。其中第一绘图信号片段以及第二绘图信号片段的数据长度分别为第一绘图信号GS1与第二绘图信号GS2的一半。即控制模块33同时传送一个以8通道(×8)传送的第一绘图信号片段及一12位的第二绘图信号片段至接脚34。除此之外，本专利技术第二实施例中，绘图信号片段的数据长度比例可不同。举例来说，假设第一绘图信号GS1可拆成一个以4通道(×4)传送的第一绘图信号片段GS1a以及一个以12通道(×12)传送的第一绘图信号片段GS1b。假设第二绘图信号可拆成一个18位的第二绘图信号片段GS2a以及一个6位的第二绘图信号片段GS2b。因此控制模块33可选择同时传送第一绘图信号片段GS本文档来自技高网...

【技术保护点】
一种芯片组，是与一外部绘图引擎电性连接，其中该外部绘图引擎是产生一第一绘图信号，并送至该芯片组，其特征在于，该芯片组包含：一内部绘图引擎，用以产生一第二绘图信号；以及一控制模块，是接收该第一绘图信号及该第二绘图信号； 其中，该控制模块将该第一绘图信号分成至少两个第一绘图信号片段，并将该第二绘图信号分成至少两个第二绘图信号片段；当执行一第一模式输出程序时，该控制模块同时输出该第一绘图信号片段其中之一以及该第二绘图信号片段其中之一。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：钱戟，冯雷，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]