【技术实现步骤摘要】
一种基于偏差补偿的高可靠ArbiterPUF电路
本专利技术涉及通信
和信息安全领域,具体涉及一种新型的基于偏差补偿的高可靠PUF电路。
技术介绍
ArbiterPUF通过提取两条对称的延迟链的延迟偏差来实现物理不可克隆函数,其结构如图1所示。当外部输入某一激励信息时,ArbiterPUF级联的多个开关延迟模块形成两条对称的延迟链,同一输入信号经过两条延迟链后到达仲裁器的先后顺序不同,决定了其输出是数字0还是数字1,从而生成PUF响应,该电路可以产生2N个CRPs。ArbiterPUF电路是由两条完全对称的延迟通路和一个仲裁器构成的。虽然在设计上要求两条对称通路需要完全一致,但是在实际生产制造过程中其不可避免存在差异,使得当同一信号通过这两条路径的时间产生随机且不可预测的差异,最后通过仲裁器将这个先后顺序转化成一个二进制输出响应。但是当周围的工况(环境温度)发生变化时,这个设备的特性也会随之受到影响,最终使得两个通路的延迟时间也发生变化。由于他们对于温度变化的灵敏程度不一致,所以这种延迟变化也是随机且不可预测的,这就使得PUF输出的响应会随温度或电压的改变而发生变化,这样的响应就不可靠。对于这种问题,一种高效的解决方法是使用基于比特自检的ArbiterPUF电路(BST-APUF),如图2所示。这种电路可以自动测试每一位输出响应的|ΔT|(ΔT=T1-T2),并为每个响应生成一个可靠性标志位标识其可靠性。当|ΔT|大于某一阈值时,将输出标记为1(可靠),反之标记为0(不可靠)。可靠的响应可以被挑选使用, ...
【技术保护点】
1.一种基于偏差补偿的高可靠Arbiter PUF电路,其特征在于,包括响应生成和响应重构两个过程。在响应生成阶段,当输入某一个激励C
【技术特征摘要】
1.一种基于偏差补偿的高可靠ArbiterPUF电路,其特征在于,包括响应生成和响应重构两个过程。在响应生成阶段,当输入某一个激励Ci时,偏差补偿ArbiterPUF电路可以生成响应Ri、偏移方向Di和可靠标志位Fi;Ri和Di被保存起来,在响应重构阶段,当再次输入该激励Ci时,可以根据辅助数据Di和Fi恢复出响应Ri。
2.根据权利要求1所述的电路,所述偏差补偿模块由一个附加延迟单元、两个二选二多路选择器A1、A2和两个二选一的多路选择器MUX构成。
3.根据权利要求2所述的电路,所述附加延迟单元可以产生时间为Tc的延迟,用来加入到上下两路延迟链。
4.根据权利要求3所述的电路,所述多路选择器A1用来将附加延迟模块分别接入上下两路延迟链,所述多路选择器A2用于确保两路延迟链接入到仲裁器的端口不发生改变,所述MUX用于从两路输入中选择一路输出,经仲裁器仲裁之后,由数据产生模块产生相对应的输出。多路选择器由控制信号控制,当控制信号为0时,MUX的第1路输入接通到输出;当控制信号为1时,MUX的第2路输入接通到输出。
5.根据权利要求4所述的电路,所述仲裁器模块用于判断比较两路延迟通路的差值从而产生数字响应信息。
6.根据权利要求1所述的电路,所述数据产生模块包括两个响应寄存器REG1和REG2、一个偏移方向寄存器REG3、一个可靠标志位寄存器REG4、两个异或逻辑模块XOR、两个1-2数据分配器和一个2-1MUX。数据分配器和多路选择器都受信号K和S的控制进行选择输出,控制信号为0时,从1路输出;控制信号为1时,从2路输出。
7.根据权利要求1所述的电路,所述产生可靠性标志Fi的步骤如下:令控制信号S=1,K=0,产生测试输出Ti1。偏差补偿模块将附加延迟模块接到延迟链1中,假设延迟链1对输入信号的延迟时间为T1,延迟链2对输入信号的延迟时间为T2,由于附加延迟模块能够产生时间为Tc的延迟,此时延迟链1的总延迟为T1+Tc,两条延迟链的延迟差值ΔT1=ΔT+Tc被输入到仲裁器中,产生测试输出Ti1,此时Ti1在数据产生模块内部经过DVI1的2路,再经过DVI2和MUX后输出并存储在寄存器REG4中。改变控制信号使S=1,K=1,产生测试输出Ti2。此时偏差补偿模块将...
【专利技术属性】
技术研发人员:徐元中,张月皎,汪晨,柯涛,万美琳,贺章擎,
申请(专利权)人:湖北工业大学,
类型:发明
国别省市:湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。