一种GIP补偿电路及其控制方法技术

本发明专利技术涉及GIP补偿电路技术领域，特别涉及一种GIP补偿电路及其控制方法，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、电容C1、电容C2和电容C3，晶体管T5的栅极分别与晶体管T8的漏极、晶体管T9的栅极、晶体管T7的漏极和电容C3的一端电连接，晶体管T8的源极与晶体管T9的漏极电连接，晶体管T7的栅极与晶体管T7的源极电连接，晶体管T8的栅极接第二栅极走线，这样使得可以利用GIP补偿电路中的晶体管T7、晶体管T8、晶体管T9和电容C3组成的Vth补偿部分，从而解决GIP补偿电路中某些TFT的Vth偏移而造成电路的失效问题。

【技术实现步骤摘要】
一种GIP补偿电路及其控制方法
本专利技术涉及GIP补偿电路
，特别涉及一种GIP补偿电路及其控制方法。
技术介绍
近几十年来，随着时代的进步和信息技术的发展，人们对电子消费产品的需求日益增加，这就促进了液晶显示行业的发展，并且随着时代的发展，电子类产品朝着轻、薄和省功耗的方向不断的发展。而在显示行业中，液晶显示占据着重要的地位，在液晶显示屏中每个像素具有一个TFT(英文全称为ThinFilmTransistor，即薄膜场效应晶体管)，其栅极(Gate)连接至水平方向扫描线，源极(Drain)连接至垂直方向的资料线，而源极(Source)则连接至像素电极。若在水平方向的某一条扫描线上施加足够的正电压，会使得该条线上所有的TFT打开，此时该条线上的像素电极会与垂直方向的资料线连接，而将资料线上的视讯信号电压写入像素中，控制不同液晶的透光度进而达到控制色彩的效果。在进行栅极电路的驱动时，目前主要有两种方法：一是面板外绑定IC；另一就是通过GIP(即GateInPanel)技术来完成。但是，随着时代的发展，人们对面板显示高屏占比的要求越来越高，GIP技术已经是驱动栅极电路的主要方式。而GIP基本概念是将LCDPanel的栅极驱动器集成在玻璃基板上，来代替由外接硅晶片的一种技术，形成对面板的扫描驱动。该技术相比传统的COF(英文全称为ChipOnFilm，常称覆晶薄膜，是将集成电路(IC)固定在柔性线路板上的晶粒软膜构装技术)和COG(英文全称为ChipOnGlass，即芯片被直接绑定在玻璃上)工艺，不仅节省成本，同时也可以省去栅极方向绑定的工艺，对提升产能极为有利，并提高TFT-LCD面板的集成度。所以，GIP技术减少了栅极驱动IC的使用量，降低了功耗和成本，同时能够使减小显示面板的边框，实现窄边框的设计，是一种值得重视技术。由于GIP电路是集成在Array(即阵列)基板上的TFT器件组合成电路，TFT器件易受频率、电压和温度的影响，造成TFT器件的阈值电压Vth的偏移。在GIP电路中，由于GIP下拉稳压电路长期受到高频信号的作用，使得其电路上的TFT器件的Vth容易产生偏移，而其偏移会造成GIP电路的异常，从而使得GIP电路上输出的栅极信号Gn异常，为了解决这个问题，设计一种具有Vth的GIP补偿电路就具有很重要的意义。
技术实现思路
本专利技术所要解决的技术问题是：提供一种GIP补偿电路，用以解决GIP补偿电路中某些TFT的Vth偏移而造成电路的失效问题。为了解决上述技术问题，本专利技术采用的第一种技术方案为：一种GIP补偿电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、电容C1、电容C2和电容C3，所述晶体管T2的源极分别与晶体管T2的栅极、晶体管T6的源极、晶体管T3的漏极、电容C2的一端和晶体管T4的栅极电连接，所述晶体管T2的漏极分别与晶体管T3的栅极和电容C1的一端电连接，所述晶体管T2的源极分别与晶体管T3的源极、晶体管T9的源极和晶体管T5的源极电连接，所述晶体管T4的源极分别与电容C2的另一端和晶体管T5的漏极电连接，所述晶体管T5的栅极分别与晶体管T8的漏极、晶体管T9的栅极、晶体管T7的漏极和电容C3的一端电连接，所述晶体管T8的源极与晶体管T9的漏极电连接，所述晶体管T7的栅极与晶体管T7的源极电连接且晶体管T7的栅极和晶体管T7的源极均接第一栅极走线，所述晶体管T8的栅极接第二栅极走线，所述晶体管T1的栅极接第三栅极走线，所述晶体管T6的栅极接第四栅极走线。本专利技术采用的第二种技术方案为：一种GIP补偿电路的控制方法，包括以下步骤：S1、在第一时间段，控制晶体管T7的栅极和晶体管T7的源极均输入高电平，控制晶体管T8的栅极、晶体管T1的栅极、晶体管T4的源极、晶体管T5的漏极、电容C2的另一端、晶体管T6的栅极、晶体管T4的漏极、电容C1的另一端和电容C3的另一端均输入低电平；S2、在第二时间段，控制晶体管T8的栅极输入高电平，控制晶体管T7的栅极、晶体管T7的源极、晶体管T1的栅极、晶体管T4的源极、电容C2的另一端、晶体管T5的漏极、晶体管T6的栅极、晶体管T4的漏极、电容C1的另一端和电容C3的另一端均输入低电平；S3、在第三时间段，控制晶体管T1的栅极和电容C3的另一端均输入高电平，控制晶体管T7的栅极、晶体管T7的源极、晶体管T8的栅极、晶体管T4的源极、电容C2的另一端、晶体管T5的漏极、晶体管T6的栅极、晶体管T4的漏极和电容C1的另一端均输入低电平；S4、在第四时间段，控制晶体管T4的漏极和电容C1的另一端均输入高电平，控制晶体管T7的栅极、晶体管T7的源极、晶体管T8的栅极、晶体管T1的栅极、晶体管T4的源极、电容C2的另一端、晶体管T5的漏极、晶体管T6的栅极和电容C3的另一端均输入低电平；S5、在第五时间段，控制晶体管T7的栅极、晶体管T7的源极、晶体管T8的栅极、晶体管T1的栅极、晶体管T4的源极、电容C2的另一端、晶体管T5的漏极、晶体管T4的漏极、电容C1的另一端和电容C3的另一端均输入低电平；S6、在第六时间段，控制晶体管T6的栅极输入高电平，控制晶体管T7的栅极、晶体管T7的源极、晶体管T8的栅极、晶体管T1的栅极、晶体管T4的源极、电容C2的另一端、晶体管T5的漏极、晶体管T4的漏极、电容C1的另一端和电容C3的另一端均输入低电平；S7、在第七时间段，控制电容C3的另一端输入高电平，控制晶体管晶体管T7的栅极、晶体管T7的源极、晶体管T8的栅极、晶体管T1的栅极、晶体管T4的源极、电容C2的另一端、晶体管T5的漏极、晶体管T4的漏极和电容C1的另一端均输入低电平；所述第一时间段、第二时间段、第三时间段、第四时间段、第五时间段、第六时间段和第七时间段均为依次连续的时间段。本专利技术的有益效果在于：通过将晶体管T2的源极分别与晶体管T2的栅极、晶体管T6的源极、晶体管T3的漏极、电容C2的一端和晶体管T4的栅极电连接，晶体管T2的漏极分别与晶体管T3的栅极和电容C1的一端电连接，晶体管T2的源极分别与晶体管T3的源极、晶体管T9的源极和晶体管T5的源极电连接，晶体管T4的源极分别与电容C2的另一端和晶体管T5的漏极电连接，晶体管T5的栅极分别与晶体管T8的漏极、晶体管T9的栅极、晶体管T7的漏极和电容C3的一端电连接，所述晶体管T8的源极与晶体管T9的漏极电连接，晶体管T7的栅极与晶体管T7的源极电连接且晶体管T7的栅极和晶体管T7的源极均接第一栅极走线，晶体管T8的栅极接第二栅极走线，晶体管T1的栅极接第三栅极走线，晶体管T6的栅极接第四栅极走线，这样使得可以利用GIP补偿电路中的晶体管T7、晶体管T8、晶体管T9和电容C3组成的Vth补偿部分，从而解决GIP补偿电路中某些TFT的Vth偏移而造成电路的失效问题。附图说明图1为根据本专利技术的一种GIP补偿电路的电路原理图；本文档来自技高网...

【技术保护点】
1.一种GIP补偿电路，其特征在于，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、电容C1、电容C2和电容C3，所述晶体管T2的源极分别与晶体管T2的栅极、晶体管T6的源极、晶体管T3的漏极、电容C2的一端和晶体管T4的栅极电连接，所述晶体管T2的漏极分别与晶体管T3的栅极和电容C1的一端电连接，所述晶体管T2的源极分别与晶体管T3的源极、晶体管T9的源极和晶体管T5的源极电连接，所述晶体管T4的源极分别与电容C2的另一端和晶体管T5的漏极电连接，所述晶体管T5的栅极分别与晶体管T8的漏极、晶体管T9的栅极、晶体管T7的漏极和电容C3的一端电连接，所述晶体管T8的源极与晶体管T9的漏极电连接，所述晶体管T7的栅极与晶体管T7的源极电连接且晶体管T7的栅极和晶体管T7的源极均接第一栅极走线，所述晶体管T8的栅极接第二栅极走线，所述晶体管T1的栅极接第三栅极走线，所述晶体管T6的栅极接第四栅极走线。/n

【技术特征摘要】
1.一种GIP补偿电路，其特征在于，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、电容C1、电容C2和电容C3，所述晶体管T2的源极分别与晶体管T2的栅极、晶体管T6的源极、晶体管T3的漏极、电容C2的一端和晶体管T4的栅极电连接，所述晶体管T2的漏极分别与晶体管T3的栅极和电容C1的一端电连接，所述晶体管T2的源极分别与晶体管T3的源极、晶体管T9的源极和晶体管T5的源极电连接，所述晶体管T4的源极分别与电容C2的另一端和晶体管T5的漏极电连接，所述晶体管T5的栅极分别与晶体管T8的漏极、晶体管T9的栅极、晶体管T7的漏极和电容C3的一端电连接，所述晶体管T8的源极与晶体管T9的漏极电连接，所述晶体管T7的栅极与晶体管T7的源极电连接且晶体管T7的栅极和晶体管T7的源极均接第一栅极走线，所述晶体管T8的栅极接第二栅极走线，所述晶体管T1的栅极接第三栅极走线，所述晶体管T6的栅极接第四栅极走线。


2.根据权利要求1所述的GIP补偿电路，其特征在于，所述电容C1的另一端和晶体管T4的漏极均接第一时钟信号，所述电容C3的另一端接第二时钟信号。


3.根据权利要求1所述的GIP补偿电路，其特征在于，所述晶体管T1的漏极接电源的正极。


4.根据权利要求1所述的GIP补偿电路，其特征在于，所述晶体管T6的漏极、晶体管T2的源极、晶体管T3的源极、晶体管T9的源极和晶体管T5的源极均接电源的负极。


5.根据权利要求1所述的GIP补偿电路，其特征在于，所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8和晶体管T9均为N沟道MOS管。


6.一种权利要求1所述的GIP补偿电路的控制方法，其特征在于，包括以下步骤：
S1、在第一时间段，控制晶体管T7的栅极和晶体管T7的源极均输入高电平，控制晶体管T8的栅极、晶体管T1的栅极、晶体管T4的源极、晶体管T5的漏极、电容C2的另一端、晶体管T6的栅极、晶体管T4的漏极、电容C1的另一端和电容C3的另一端均输入低电平；
S2、在第二时间段，控...

【专利技术属性】
技术研发人员：刘振东，阮桑桑，刘汉龙，郭智宇，钟慧萍，郑聪秀，
申请(专利权)人：福建华佳彩有限公司，
类型：发明
国别省市：福建;35