用于控制处理器的方法、装置及其处理器制造方法及图纸

本披露公开了一种用于控制处理器的方法、集成电路装置及其相应的处理器。其中该处理器可以包括在组合处理装置的处理装置中，该组合处理装置还可以包括通用互联接口和其他处理装置。所述处理装置与其他处理装置进行交互，共同完成用户指定的计算操作。组合处理装置还可以包括存储装置，该存储装置分别与处理装置和其他处理装置连接，用于存储该处理装置和其他处理装置的数据。本披露的方案可以对处理装置的功耗进行评估，调节功耗开销大的处理电路，从而改善整个系统的性能。

【技术实现步骤摘要】
用于控制处理器的方法、装置及其处理器
本披露一般地涉及处理器领域。更具体地，本披露涉及一种用于控制处理器的方法、集成电路装置及其相应的处理器。
技术介绍
当前包含运算装置的板卡可以有多个芯片，每个芯片可以包含若干个计算核簇。在控制板卡功耗时，通常会采集并观察板卡功耗实际值，直到该功耗值超过设定阈值时才会降低板卡时钟频率。这种被动调频的方式会导致系统对于降低整板功耗的要求响应过慢。另外，尽管可以通过降低板卡时钟频率的方式来降低整板功耗，但这也同时降低板卡中各个计算核簇的频率，尤其是功耗开销小的计算核簇。进一步，这样的整板统一降低功耗的方式也会令同一计算核簇中对应的标量计算电路、向量计算电路和输入输出电路的性能随之下降，从而不利于系统设备的虚拟化。
技术实现思路
为了至少解决在上述
技术介绍
部分所描述的问题，本披露在一个或多个方面中提供如下的技术方案。在一个方面中，本披露提出了一种处理器包括：多个处理电路，其中每个处理电路配置用于执行运算操作；多个时控电路，其中每个时控电路与所述多个处理电路中的对应一个或多个相连接，并且配置用于对连接的所述处理电路的时钟信号进行调整；以及控制电路，其配置用于根据指令对部分或全部的多个时控电路进行操控，以便指示所述操控的时控电路对与其相连接的处理电路的时钟信号进行所述调整。在另一个方面中，本披露还公开了一种集成电路装置，包括前述的处理器。在又一方面中，本披露进一步公开了一种用于控制处理器的方法，其中所述处理器包括多个处理电路、多个时控电路和控制电路，其中所述处理电路配置用于执行运算操作，并且每个时控电路与对应一个或多个处理电路相连接，所述方法包括：指示所述控制电路根据指令对部分或全部的多个时控电路进行操控；以及响应于所述控制电路的操控，指示所述操控的时控电路对与其相连接的处理电路的时钟信号进行调整。利用本披露所提出的控制处理器的方法、集成电路装置及其处理器，通过主动调频的方式对整板的功耗进行优化调整，既能避免整板功耗过高，又不会对功耗开销小的其他计算核簇，以及同一个计算核簇内的标量、向量计算电路及输入输出电路的性能造成影响。附图说明通过结合附图，可以更好地理解本专利技术的上述特征，并且其众多目的、特征和优点对于本领域技术人员而言是显而易见的。下面描述中的附图仅仅是本披露的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可根据这些附图获得其他的附图，其中：图1是示出根据本披露实施例的处理器的结构示意图；图2是示出根据本披露实施例的用于控制处理器的方法的流程图；图3是示出根据本披露实施例的用于控制处理器的方法的详细流程图；图4是示出根据本披露实施例的对时钟信号进行操控的时序图；图5是示出根据本披露实施例的控制处理器的方法的简化流程图；图6是示出根据本披露实施例的控制处理器方法的详细流程图；图7是示出根据本披露实施例的处理器的结构示意图；图8是示出根据本披露实施例的一种组合处理装置的结构图；以及图9是示出根据本披露实施例的一种板卡的结构示意图。具体实施方式本披露的技术方案提供了一种用于控制处理器的方法、集成电路装置及其相应的处理器。具体地，处理器包括若干个处理电路、时控电路和控制电路，其中每个处理电路用于执行运算操作。不同于现有技术中采用被动调频的方式降低处理器功耗的方案。本披露采用主动降频的方式，只针对功耗高的处理电路执行降频，缩短系统响应时间，同时又不对其他处理器、或者同一个处理器内的标量计算电路、向量计算电路、输入输出电路的性能造成影响。下面将结合附图对本披露的技术方案及其多个实施例进行清楚和完整的描述。应当理解的是，本披露阐述了许多具体细节以便提供对本披露所述实施例的透彻理解。然而，本领域普通技术人员在本披露的教导下，可以在没有这些具体细节的情况下实施本披露所描述的多个实施例。在其他情况下，本披露没有详细描述公知的方法、过程和组件，以免不必要地模糊本披露描述的实施例。而且，该描述不应被视为限制本披露描述的实施例的范围。图1是示出根据本披露实施例的处理器100的结构示意图。如图1中所示，该处理器除其他以外可以包括多个处理电路101、其中每个处理电路用于执行运算操作，例如涉及人工智能领域的运算。处理器还包括多个时控电路102，每个时控电路与多个处理电路中的对应一个或多个相连接，并且配置用于对连接的处理电路的时钟信号进行调整，以便对处理器的功耗执行相应地调整。根据本披露的方案，此处的处理电路可以是一个计算核，包括例如标量计算电路、向量计算电路等电路，并且多个处理电路可以形成一个计算核簇。进一步，处理器还包括控制电路103，其配置用于根据指令对部分或全部的多个时控电路进行操控，以便指示操控的时控电路对与其相连接的处理电路的时钟信号进行调整。根据不同的实现场景，这里的指令可以通过多种方式来获取。例如，该指令可以是接收来自于所述处理器外部输入的指令。又例如，该指令可以是处理器根据待执行的运算模式、数据类型、工作模式中的一项或多项所生成的指令。另外，该指令还可以是基于处理器的当前工作负载所生成的指令。在一个实施例中，在对相连接的处理电路的时钟信号进行调整中，时控电路配置用于可以根据控制电路的操控来降低或升高处理电路的时钟信号的频率。例如，控制电路可以操控时控电路来消除与其连接的一个或多个处理电路的时钟信号中的至少一个时钟沿信号，以降低所述时钟信号的频率。反之，控制电路还可以操控时控电路恢复与其连接的一个或多个处理电路的消除的所述时钟沿信号，以升高所述时钟信号的频率。关于时钟沿信号的示例及其细节将在稍后结合图4来描述。在上述消除时钟信号中至少一个时钟沿信号以降低时钟信号频率的操作中，为了避免由此可能造成多个处理电路从满负载切换到空载或者从高负载切换到低负载而导致噪声过大的情况。这里，关于高负载和低负载的范围，可以例如根据具体的应用场景，结合实测结果和经验值来确定。在一个实施例中，所述每个时控电路在所述控制电路的操控下，配置用于使其消除的时钟沿信号与其他时控电路消除的时钟沿信号不重叠或者少重叠。进一步，该不重叠或者少重叠的情形可以包括所述消除的时钟沿信号与其他的时控电路消除的时钟沿信号以预定的间隔交错布置。在一个或多个实施例中，本披露的处理器还可以包括模式电路104，其配置用于将多个预定时钟沿间隔中的每个与一种消除时钟沿信号的消除模式相关联。由此，该模式电路可以包括多种消除模式。在一些应用场景中，这些消除模式可以根据经验值来确定，并预先配置在模式电路中。作为实现的一个例子，假定模式电路可以配置有五种消除模式，分别是“1”、“7/8”、“3/4”、“1/2”和“1/4”，其中每种消除模式代表一种时控电路执行时钟信号调整的模式。具体来说，第一消除模式“1”表示时钟沿信号不需要消除；第二消除模式“7/8”表示在连续的八个时钟沿信号中消除一个时钟沿信号；第三消除模式“3/4”表示在连续的四个时钟沿信号中消除一个时本文档来自技高网...

【技术保护点】
1.一种处理器，包括：/n指令获取电路，其配置成获取用于调整所述处理器的功率的指令；以及/n指令执行电路，其配置成基于所述指令来调整所述处理器的功率。/n

【技术特征摘要】
1.一种处理器，包括：
指令获取电路，其配置成获取用于调整所述处理器的功率的指令；以及
指令执行电路，其配置成基于所述指令来调整所述处理器的功率。


2.根据权利要求1所述的处理器，其中所述指令获取电路配置成：
根据待执行的运算模式、数据类型、工作模式中的一项或多项来生成所述指令。


3.根据权利要求1所述的处理器，其中所述指令获取电路配置成：
基于所述处理器的当前工作负载来生成所述指令。


4.根据权利要求1所述的处理器，其中所述指令获取电路配置成：
接收来自于处理器外部的程序指令；或者
接收所述程序指令经编译后形成的机器指令。


5.根据权利要求1所述的处理器，其中所述指令是微指令或微操作。


6.根据权利要求1所述的处理器，其中所述处理器还包括一个或多个处理电路，并且所述指令获取电路配置成：
在所述处理器上获取用于调整所述一个或多个处理电路的功率的指令。


7.根据权利要求6所述的处理器，其中所述处理器还包括多个时控电路，其中每个时控电路与所述多个处理电路中的一个或多个相连接，所述指令执行电路还配置成：
根据所述指令对部分或全部的多个时控电路进行操控，以指示所述时控电路对与其相连接的一个或多个处理电路的功率进行调整。


8.根据权利要求7所述的处理器，其中对所述一个或多个处理电路的功率进行调整包括对连接的所述处理电路的时钟信号进行调整。


9.根据权利要求8所述的处理器，其中在对连接的所述处理电路的时钟信号进行调整中，所述指令执行电路配置成指示所述时控电路：
消除所述处理电路的至少一个时钟沿信号，以降低所述处理电路的功率；或者
恢复消除的所述至少一个时钟沿信号，以升高所述处理电路的功率。


10.根据权利...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：上海寒武纪信息科技有限公司，
类型：发明
国别省市：上海;31