数据处理装置及其数据读取方法制造方法及图纸

一种数据处理装置具有主存储器，其具有一序列分配了主地址的多个连续存储空间；以及具有一序列共同地分配了块地址的多个连续存储空间的存储块。指定第一个存储块的特定的块地址的块转换指令存储在主存储器的任意一存储空间中。从第１到第（ｎ－１）的存储块每个都有虚拟空间，在虚拟空间中的各个末尾的块地址中没有任何存储的数据。指定主存储器的特定的主地址的主返回指令存储在存储器地址中，这一地址由第ｎ个存储块的特定的块地址所代表。在主存储器中存储的数据是从首地址开始的主地址中连续的读取。当读到块转换指令时，读出目标转向第一个存储块。第一至第ｎ存储块中存储的数据被连续的读取。读到主返回指令时，读出目标返回到主存储器。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种数据处理装置，这种装置有一个主存储器和多个存储块。主存储器101有许多连续的存储空间，每一个存储空间有一序列的为其设置的主地址从“000”，“001”，…，直到“010”。存储块1021到102n也有多个连续的存储空间，每一个存储块的存储空间有为其设置的共同的连续块地址“011”，“012”，…，直到“100”。CPU103通过地址总线105和一个数据总线(图上没有标明)和主存储器101和存储块1021相连，并且依主地址的次序连续的读取存储在主存储器101的数据，依块地址的次序连续地读取存储在存储块1021到102n的数据。寄存器电路104和主存储器101，存储块1021到102n，以及CPU103相连，并由CPU 103控制以存储存储块1021到102n之一的块数。在常规的数据处理设备中，CPU 103要读取的一序列计算机程序指令存储在主存储器101和存储块1021到102n中。CPU 103读取计算机程序指令，并根据读取的计算机程序指令来执行数据处理。如附图2所示，在任一个主地址中，主存储器101存储第一个块转换指令，第二个块转换指令，……第n个块转换指令，以使CPU 103读出的目的文件分支到相应的存储块1021，1022，……102n。在各个末尾块地址中，存储块1021，1022，……，102n，储存着第一主返回指令，第二主返回指令，……，第n主返回指令，以使CPU 103的读出目标转到和这些主地址相邻的下一个主地址，而在这些主地址中是主存储器101中存储的第一块转换指令，第二块转换指令，……，第n块转换指令。当CPU 103从主存储器101和存储块1021到102n中读取一系列的计算机程序指令时，由于主存储器101中的已存储数据是从第一主地址开始连续的读出的，所以块转换指令是从某一个主地址中读出的。在所述的常规的数据处理装置中，读取的第一个块转换指令首先指定存储块1021中的第一个块地址，因此CPU103的读出的目的文件分支到存储块1021的第一个块地址。同时，CPU 103在寄存器电路中104中存储与第一个块转换指令相对应的存储块数“1”。所以，仅当存储块1021变成有效时，存储块1022到102n是无效的。结果是，CPU 103从由第一个块地址开始的存储块1021的块地址中连续的读取存储块1021中的数据，直到读到主返回指令时止。由于存储在存储块1021中的主返回指令指定其中存储有主存储器101中的第一个块转换指令的主地址的下一个主地址，所以CPU103的读出目标变成其中存储有主存储器101中的第一个块转换指令的主地址的下一个主地址。同上，CPU 103从主存储器101中读取数据，每当CPU 103读到一个块转换指令时，它从相应的存储块中读取存储的数据。当从存储块102n中读出数据的过程完成，这一处理过程返回到从主存储器101中读出数据。常规的数据处理装置是使用共同的块地址，这些块地址由存储块1022到102n所共享。当CPU 103在寄存器104中存储与一个块转换指令相对应的存储块数时，多个存储块102一次只有一个存储块有效。因此，很少的一些块地址可以分配给多个存储空间。然而，因为在主存储器101中必须存储各个从第一个到第n个块转换指令，这些指令是分别指定从第一到第n个存储块存储块1022到102n的，主存储器101中的一些存储空间因为存储这些块转换指令而被耗费。进一步来说，从第一到第n个存储块1022到102n的末尾块地址，需要在其中设置从第一到第n个主返回指令，这些主返回指令指定其中有主存储器101中存储的从第一到第n个块转换指令的主地址的下一个主地址。在末尾块地址中设置从第一到第n个主返回指令这一过程是复杂的。另外，主存储器101中不能存储相当长的连续的数据，因为从第一到第n个块转换指令是存储在任意的主地址中的。本专利技术的第一方面一种数据处理装置，包括主存储器，第1到第n个存储块，数据处理电路，以及块转换装置。主存储器有多个连续的存储空间，每个存储空间有对其设置的一序列的主地址，并且主存储器在它的任意一个存储空间中存储一个块转换指令，该块转换指令指定第一个存储块的第一个块地址，从第1到第n个存储块有多个连续的存储空间，每个存储空间有一序列对它们共同设置的块地址，并且从第1到第(n-1)个存储块都有虚拟空间，这些虚拟空间在各自的末尾块地址中没有存储的数据。第n个存储块在由它的末尾块地址表示的存储空间中存储一主返回指令，而这个主返回指令指定这个主存储器的一特定的主地址。从主地址的首地址开始，数据处理电路从存储空间连续的读取已存数据。数据处理电路将读出目标转换到第一个存储块的首块地址，并从由该首地址开始的第一个存储块中连续的读取数据。当第一个存储块中读出目标到达虚拟空间的块地址时，读出目标由块转换装置转到第二个存储块，并且数据处理电路从由该首地址开始的第二个存储块中连续的读取数据。上述的操作反复进行，直到读出目标转到第n个存储块。当从第n个存储块的末尾地址中读到主返回指令时，读出目标返回到主存储器的一特定主地址。当已经读取了所有存储在存储块中的数据，数据处理电路读取在该主存储器的该特定主地址之后的地址中的数据。本专利技术的第二方面主存储器在它的任意一个存储空间存储块转换指令，该块转换指令指定第一个块地址的特定的块地址。从第1到第(n-1)个存储块都有虚拟空间，这些虚拟空间在各自特定的块地址中没有存储的数据，第n个存储块在由它的一个特定的块地址表示的存储空间中存储一主返回指令，这个主返回指令指定这个主存储器的一特定的主地址。当数据处理电路读取在主存储器中的数据直到读到某一个特定的主地址时，数据处理电路从存储块中读取数据直到读到各自特定的块地址。当读出数据的过程完成后，数据处理电路读取主存储器的特定主地址之后的数据。本专利技术的第三个方面主存储器在它的任意一个存储空间中存储块转换指令，这些指令指定第一个存储块的多个不同的块地址，从第1到第(n-1)个存储块都有虚拟空间，这些虚拟空间在各个块地址中没有存储的数据，且第n个存储块在由块地址表示的存储空间中存储主返回指令，这些主返回指令指定这个主存储器的不同的特定的主地址。当数据处理电路在主存储器中读取数据读到第一个特定的主地址时，数据处理电路就从存储块中读取数据直到读到各自的第一个特定的块地址。当读出数据的过程完成后，数据处理电路读取从主存储器的第一个特定的主地址到第二个特定的主地址中存储的数据，并读取从每一个存储块的第一个特定的主地址开始到第二个特定的主地址中存储的数据。相同的操作重复执行，直到读到主存储器末尾地址中储存的数据。根据本专利技术，即使在主存储器中的块转换指令的数量不像主存储器中的存储块数一样多，数据处理电路读出目标也可以被连续的从主存储器转移到存储块。因此，主存储器的存储空间能得到有效的利用。当数据处理电路读取第n个存储块中的主返回指令时，数据处理电路将读出目标返回到一主地址，这一主地址是在主存储器中存储块转换指令的主地址的下一个主地址。因此，主存储器的存储空间可以得到更有效的利用。本专利技术的上述和其他的目的，特征，及优势，从参考描述本专利技术的例子的附图中的下列说明中将会变得更加显而易见。主存储器201有许多本文档来自技高网...

【技术保护点】
一种数据处理设备，其中包括：主存储器，它有多个连续存储空间，对这些存储空间设置有一序列主地址；从第１到第ｎ的存储块，它有多个连续存储空间，对这些存储空间共同设置有一序列块地址；数据处理电路，它用来从所述的主地址和所述的块地址中连续的读取存储在所述的主存储器和所述的存储块中的数据；块转换装置，它用来为所述的数据处理电路控制作为读出目标的存储块；所述的主存储器，它在任意一存储空间中存储块转换指令，该块转换指令指定第一个存储块的第一个块地址，所述的从第１到第（ｎ－１）的存储块中每一个都有一个虚拟空间，在虚拟空间中各个末尾的块地址中没有任何存储的数据，所述的第ｎ个存储块在它的由末尾块地址表示的存储空间中存储主返回指令，这一主返回指令指定所述主存储器的一特定主地址；所述的数据处理电路具有一装置，用于当数据处理电路从所述的主存储器中读取所述的块转换指令时，将读出目标由此转换成第一个存储块的第一个块地址，当数据处理电路从所述的第ｎ个存储块的最后的块地址中读取所述的主返回指令时，将读出目标转换成所述的特定的主地址；所述的块转换装置包括一装置，其用于每次当为数据处理电路读出目标达到在第１到第（ｎ－１）存储块中的每一个中的虚拟空间的块地址时，将读出目标转换成从第２到第ｎ的存储块中的每一个的第一个块地址。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：藤井康范，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]