一种双向幅值限制的单管脚晶体振荡器电路制造技术

本发明专利技术涉及一种双向幅值限制的单管脚晶体振荡器电路，包括与供电模块电连接的振荡模块、第一限幅模块及第二限幅模块；所述振荡模块的第一振荡节点与所述第一限幅模块电连接，所述振荡模块的第二振荡节点与所述第二限幅模块电连接；所述第一限幅模块用于对所述第一振荡节点的幅值作第一幅值限定，所述第二限幅模块用于对第二振荡节点的幅值作第二幅值限定。本发明专利技术解决了传统单管脚晶体振荡器幅值的最大值受限制于电源电压从而带来大的电源噪声注入和最小值远低于VSS从而带来频繁触发ESD保护电路易导致芯片烧毁的问题，且电路结构简单，面积较小，可以广泛应用于管脚紧张的SoC设计中，满足了实际应用需求。满足了实际应用需求。满足了实际应用需求。

A bidirectional amplitude limited single pin crystal oscillator circuit

【技术实现步骤摘要】
一种双向幅值限制的单管脚晶体振荡器电路


[0001]本专利技术涉及集成电路设计
，特别是涉及一种双向幅值限制的单管脚晶体振荡器电路。

技术介绍

[0002]晶体振荡器是数字集成电路的必要组成部分之一，可以等效为电抗元件，且具有极高的品质因数。当石英晶体接入电路中，搭配电容或电感，可以构成电容三点式振荡器或者电感三点式振荡器。目前集成电路中晶体振荡器常采用电容三点式结构，主要是因为片内电感面积很大，电容面积较小而且品质因数较高。
[0003]然而，基本型单管脚晶体振荡器的低振荡幅度节点振荡信号的最大值被电源电压限制，从而电源噪声会较大程度恶化相位噪声；高振荡幅度节点振荡信号的最小值只能由VSS限制而间接得到限制，但是高振荡幅度节点振荡信号的最小值远低于VSS，从而导致ESD电路被频繁触发，易导致闩锁效应的发生。

技术实现思路

[0004]为了解决上述问题，本专利技术的目的是提供一种能够实现振荡信号的双向幅值限制，使振荡器电路获得较好的电源抑制特性，且不会导致芯片失效的双向幅值限制的单管脚晶体振荡器电路。
[0005]一种双向幅值限制的单管脚晶体振荡器电路，包括与供电模块电连接的振荡模块、第一限幅模块及第二限幅模块；所述振荡模块的第一振荡节点与所述第一限幅模块电连接，所述振荡模块的第二振荡节点与所述第二限幅模块电连接；所述第一限幅模块用于对所述第一振荡节点的幅值作第一幅值限定，所述第二限幅模块用于对第二振荡节点的幅值作第二幅值限定。
[0006]另外，根据本专利技术提供的双向幅值限制的单管脚晶体振荡器电路，还可以具有如下附加的技术特征：
[0007]进一步地，所述供电模块包括分别与电源输出端电连接的第一电流源、第二电流源及第三电流源。
[0008]进一步地，所述振荡模块包括PMOS管、晶体、偏置电阻、第一电容及第二电容；
[0009]所述PMOS管的源端和体端均与所述第三电流源的输出端、所述第一电容的第二端及所述第二电容的第一端电连接，所述第一电容的第一端、所述偏置电阻的第二端及所述PMOS管的栅端与所述晶体的第一端电连接，所述晶体的第二端、所述PMOS管的漏端及所述第二电容的第二端接地。
[0010]进一步地，所述偏置电阻的第二端、所述PMOS管的栅端与所述晶体的第一端形成所述振荡模块的第一振荡节点，所述第一电容的第二端、所述第二电容的第一端与所述PMOS管的源端形成所述振荡模块的第二振荡节点。
[0011]进一步地，所述第一限幅模块包括第一限幅单元及第二限幅单元。
[0012]进一步地，所述第一限幅单元包括第一NMOS管及第二NMOS管；
[0013]所述第一NMOS管的漏端和栅端均与所述第一电流源的输出端电连接，所述第二NMOS管的栅端与所述第一NMOS管的栅端电连接，所述第一NMOS管的源端和体端及第二NMOS管的漏端及体端接地，所述第二NMOS管的源端与所述第一振荡节点电连接。
[0014]进一步地，所述第二限幅单元包括第三NMOS管；
[0015]所述第三NMOS管的漏端及偏置电阻的第一端分别与所述第二电流源的输出端电连接，所述第三NMOS管的源端和体端接地。
[0016]进一步地，所述第二限幅模块包括第四NMOS管及第五NMOS管；
[0017]所述第五NMOS管的栅端与所述第一振荡节点电连接，第五NMOS管的漏端与所述第二振荡节点电连接，所述第五NMOS管的源端与所述第四NMOS管的栅端和漏端电连接，所述第五NMOS管的体端及所述第四NMOS管的体端和源端接地。
[0018]进一步地，所述供电模块包括与PMOS电流镜电连接的基准电流源及电源。
[0019]进一步地，所述PMOS电流镜包括第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管，所述第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管的源端作为输入端与所述电源电连接，漏端作为输出端，栅极相互连接。
[0020]根据本专利技术提出的双向幅值限制的单管脚晶体振荡器电路，包括与供电模块电连接的振荡模块、第一限幅模块及第二限幅模块；所述振荡模块的第一振荡节点与所述第一限幅模块电连接，所述振荡模块的第二振荡节点与所述第二限幅模块电连接；所述第一限幅模块用于对所述第一振荡节点的幅值作第一幅值限定，所述第二限幅模块用于对第二振荡节点的幅值作第二幅值限定。本专利技术能够实现振荡信号的双向幅值限制，使振荡器电路获得较好的电源抑制特性，且不会导致芯片失效；解决了现有晶体振荡器的低振荡幅度节点振荡信号的最大值被电源电压限制，从而电源噪声会较大程度恶化相位噪声；高振荡幅度节点振荡信号的最小值只能由VSS限制而间接得到限制，但是高振荡幅度节点振荡信号的最小值远低于VSS，从而导致ESD电路被频繁触发，易导致闩锁效应的发生的问题，满足了实际应用需求。
附图说明
[0021]图1为本专利技术一实施例提供的双向幅值限制的单管脚晶体振荡器电路的结构框图；
[0022]图2为本专利技术一实施例提供的双向幅值限制的单管脚晶体振荡器电路的电路图；
[0023]图3为本专利技术另一实施例提供的双向幅值限制的单管脚晶体振荡器电路的电路图。
[0024]如下具体实施方式将结合上述附图进一步说明本专利技术。
具体实施方式
[0025]为使本专利技术的目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。附图中给出了本专利技术的若干实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。
[0026]需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。
[0027]在本专利技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0028]现有基本型单管脚晶体振荡器的低振荡幅度节点振荡信号的最大值被电源电压限制，从而电源噪声会较大程度恶化相位噪声；高振荡幅度节点振荡信号的最小值只能由VSS限制而间接得到限制，但是高振荡幅度节点振荡信号的最小值远低于VSS，从而导致ESD电路被频繁触发，易导致闩锁效应的发生。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双向幅值限制的单管脚晶体振荡器电路，其特征在于，包括与供电模块电连接的振荡模块、第一限幅模块及第二限幅模块；所述振荡模块的第一振荡节点与所述第一限幅模块电连接，所述振荡模块的第二振荡节点与所述第二限幅模块电连接；所述第一限幅模块用于对所述第一振荡节点的幅值作第一幅值限定，所述第二限幅模块用于对第二振荡节点的幅值作第二幅值限定。2.根据权利要求1所述的双向幅值限制的单管脚晶体振荡器电路，其特征在于，所述供电模块包括分别与电源输出端电连接的第一电流源、第二电流源及第三电流源。3.根据权利要求2所述的双向幅值限制的单管脚晶体振荡器电路，其特征在于，所述振荡模块包括PMOS管、晶体、偏置电阻、第一电容及第二电容；所述PMOS管的源端和体端均与所述第三电流源的输出端、所述第一电容的第二端及所述第二电容的第一端电连接，所述第一电容的第一端、所述偏置电阻的第二端及所述PMOS管的栅端与所述晶体的第一端电连接，所述晶体的第二端、所述PMOS管的漏端及所述第二电容的第二端接地。4.根据权利要求3所述的双向幅值限制的单管脚晶体振荡器电路，其特征在于，所述偏置电阻的第二端、所述PMOS管的栅端与所述晶体的第一端形成所述振荡模块的第一振荡节点，所述第一电容的第二端、所述第二电容的第一端与所述PMOS管的源端形成所述振荡模块的第二振荡节点。5.根据权利要求4所述的双向幅值限制的单管脚晶体振荡器电路，其特征在于，所述第一限幅模块包括第一限幅单元及第二限幅单元。6.根据权利要求4所述的双向幅值限制的单管脚晶体振...

【专利技术属性】
技术研发人员：徐华超，胡胜发，
申请(专利权)人：广州安凯微电子股份有限公司，
类型：发明
国别省市：