用于晶体管健康监测的方法及设备技术

本申请案的实施例涉及用于晶体管健康监测的方法及设备。实例门驱动器(504)包含：请求接收器引脚(503)、测量传输器引脚(505)及驱动器控制逻辑引脚(507)，所述请求接收器引脚、所述测量传输器引脚及所述驱动器控制逻辑引脚经配置以耦合到控制器(502)；感测引脚(544)，所述感测引脚将耦合到感测电路(510)；控制逻辑电路(506)，其具有耦合到所述请求接收器引脚的输入；晶体管(512)，其耦合到所述控制逻辑电路及所述感测引脚；多路复用器(514)，其耦合到所述控制逻辑电路及所述感测引脚；模/数转换器ADC(516)，其耦合到所述多路复用器及所述测量传输器引脚；及驱动器控制逻辑电路(518)，其耦合到所述驱动器控制逻辑引脚。其耦合到所述驱动器控制逻辑引脚。其耦合到所述驱动器控制逻辑引脚。

【技术实现步骤摘要】
用于晶体管健康监测的方法及设备


[0001]本专利技术大体上涉及用于切换装置的驱动器，且更特定来说，涉及用于晶体管健康监测的方法及设备。

技术介绍

[0002]场效应晶体管(FET)是使用电场来控制电流流动的电子装置。FET是具有源极、栅极及漏极端子的三端子装置；多个FET可并联连接且经封装作为电源模块。电流从FET的源极到漏极的流动由施加于栅极端子的电压控制，其更改漏极与源极端子之间的导电性。FET装置通常还包含允许电流在特定条件下从源极流到漏极的本征体二极管。现代FET装置相对稳健，尤其是当操作于由制造商定义的温度及电限制内时。然而，FET及体二极管两者可随着电力被递送通过装置而降级，此可随着时间的推移降低装置的可靠性。

技术实现思路

[0003]根据本申请案的实施例，提供一种门驱动器，其包括：请求接收器引脚、测量传输器引脚、驱动器控制逻辑引脚、感测引脚、控制逻辑电路、晶体管、多路复用器、模/数转换器(ADC)及驱动器控制逻辑电路。所述请求接收器引脚、所述测量传输器引脚及所述驱动器控制逻辑引脚经配置以耦合到控制器。所述感测引脚将耦合到感测电路。所述控制逻辑电路具有耦合到所述请求接收器引脚的输入。所述晶体管耦合到所述控制逻辑电路及所述感测引脚。所述多路复用器耦合到所述控制逻辑电路及所述感测引脚。所述模/数转换器(ADC)耦合到所述多路复用器及所述测量传输器引脚。所述驱动器控制逻辑电路耦合到所述驱动器控制逻辑引脚。
[0004]根据本申请案的另一实施例，提供一种门驱动器，其包括：引脚、第一晶体管、多路复用器、控制逻辑电路及模/数转换器(ADC)。所述控制逻辑电路耦合到所述多路复用器及所述第一晶体管，所述控制逻辑电路经配置以关断所述第一晶体管以偏置经配置以耦合到所述多路复用器的减饱和电路的第一二极管，且所述减饱和电路用于响应于所述第一二极管的所述偏置测量与第二晶体管相关联的第一电压。所述模/数转换器(ADC)耦合到所述多路复用器，所述ADC用于将所述第一电压转换成数字输出，且所述数字输出将由控制器经由所述引脚获得。
[0005]根据本申请案的另一实施例，提供一种系统，其包括：控制器；减饱和电路，其包含二极管；晶体管，其耦合到所述减饱和电路；及门驱动器，其耦合到所述控制器。所述减饱和电路、所述晶体管及所述门驱动器经配置以：响应于来自所述控制器的请求，偏置所述二极管以产生与所述晶体管相关联的第一电压；及将所述第一电压传输到所述控制器。所述控制器经配置以基于所述第一电压与第二电压的比较产生指示与所述晶体管相关联的健康参数的警告，且所述第二电压在所述第一电压之前由所述减饱和电路产生。
[0006]根据本申请案的额外实施例，提供一种方法。所述方法包括：将请求从控制器传输到门驱动器，所述门驱动器经配置以获得与第一晶体管相关联的第一电压；响应于所述门
驱动器获得所述请求，关断包含于所述门驱动器中的第二晶体管；用减饱和电路测量所述第一电压，所述减饱和电路耦合到所述门驱动器及所述第一晶体管；用所述控制器基于所述第一电压确定与所述第一晶体管相关联的第二电压；及响应于所述第二电压与第三电压之间的差满足阈值，用所述控制器产生指示与所述第一晶体管相关联的健康参数的警告。
附图说明
[0007]图1描绘晶体管的示意性说明。
[0008]图2描绘包含图1的晶体管的电路的示意性说明。
[0009]图3描绘说明当反向传导模式中存在源极到漏极电流偏压时图1的晶体管的栅极到源极电压与源极到漏极电压之间的关系的曲线图。
[0010]图4A描绘包含电感器、第一晶体管及第二晶体管的单相整流器电路的示意性说明。
[0011]图4B描绘图4A的第一晶体管的第一漏极到源极电流及图4A的第二晶体管的第二漏极到源极电流的第一曲线图及图4A的电感器的电感器电流的第二曲线图。
[0012]图5描绘包含控制器、控制逻辑、晶体管及感测电路的用于实施本文中描述的实例的门驱动器系统的实例实施方案。
[0013]图6A描绘图5的晶体管的漏极到源极电流的第一曲线图及与图5的门驱动器系统相关联的电感器的电感器电流的第二曲线图。
[0014]图6B描绘对应于图5的门驱动器系统的实例时序图。
[0015]图7描绘对应于与图5的晶体管相关联的不同测量的实例表。
[0016]图8是表示可在利用可被执行的实例机器可读指令及/或经配置以实施图5的控制器硬件时实施以促进图5的晶体管的健康监测的的过程的流程图。
[0017]图9是表示可在利用可被执行的实例机器可读指令及/或经配置以实施图5的控制器的硬件时实施以确定图5的晶体管的漏极到源极电压及/或比较漏极到源极电压与历史数据的过程的流程图。
具体实施方式
[0018]图不是按比例的。相反，在图中可放大层或区域的厚度。一般来说，贯穿图式及伴随的书面描述将使用相同的参考数字来指代相同或相似部件。所呈现的各个图中展示的连接线或连接器希望表示各个元件之间的实例功能关系及/或物理或逻辑耦合。
[0019]本文中在识别可单独参考的多个元件或组件时使用描述符“第一”、“第二”、“第三”等。除非基于其使用的上下文另外指定或理解，否则此类描述符不希望归于优先级、在列表中的物理顺序或布置或时间排序的任何意义，而是仅为了便于理解所描述的实例用作用于单独参考多个元件或组件的标记。在一些实例中，描述符“第一”可用于指代详细描述中的元件，同时可在权利要求中用例如“第二”或“第三”的不同描述符参考相同元件。在此类例子中，应理解，仅为了便于引用多个元件或组件使用此类描述符。
[0020]例如金属氧化物半导体场效应晶体管(MOSFET)装置的典型的场效应晶体管(FET)装置是相对可靠及/或稳健装置，尤其是当操作于由FET装置的制造商定义的温度及电限制内时。FET装置通常还包含允许电流在特定条件下从源极流到漏极的本征体二极管。控制电
路(例如控制器、门驱动器、处理器等)可通过以下各者控制FET的操作：(1)将第一驱动信号施加于FET的栅极以促进电流流过FET的沟道；或(2)施加第二驱动信号以促进电流流过FET的体二极管。控制电路还可经配置以监测响应于相应驱动信号跨FET测量的电压(例如源极到漏极电压、漏极到源极电压、栅极到源极电压等)。然而，FET及体二极管两者可随着电力被递送通过FET(例如，通过FET的沟道、通过FET的体二极管等)而降级。FET的降级可随着时间的推移降低FET的可靠性。在一些所描述实例中，FET可经历非固有降级或封装降级(例如，封装相关降级)。在此类所描述实例中，FET封装降级可对应于FET封装的一或多个接合线、一或多个导体垫等的降级、破坏、损坏等。在一些所描述实例中，FET可经历固有降级或裸片降级(例如，裸片相关降级)。在此类所描述实例中，FET裸片降级可对应于与FET的裸片相关联的栅极氧化物降级、电迁移及/或热载子注入。
[0021]门驱动器可测量例如源极到漏极电压(VSD)、漏极到源极电压(VDS)等的不同F本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种门驱动器，其包括：请求接收器引脚、测量传输器引脚及驱动器控制逻辑引脚，所述请求接收器引脚、所述测量传输器引脚及所述驱动器控制逻辑引脚经配置以耦合到控制器；感测引脚，所述感测引脚将耦合到感测电路；控制逻辑电路，其具有耦合到所述请求接收器引脚的输入；晶体管，其耦合到所述控制逻辑电路及所述感测引脚；多路复用器，其耦合到所述控制逻辑电路及所述感测引脚；模/数转换器ADC，其耦合到所述多路复用器及所述测量传输器引脚；及驱动器控制逻辑电路，其耦合到所述驱动器控制逻辑引脚。2.根据权利要求1所述的门驱动器，其中所述ADC具有输入及输出，所述输入耦合到所述多路复用器，所述输出耦合到所述测量传输器引脚，且所述ADC将经由所述测量传输器引脚耦合到所述控制器。3.根据权利要求1所述的门驱动器，其进一步包含电压输入引脚，且其中所述多路复用器具有第一输入、第二输入及输出，所述第一输入耦合到所述控制逻辑电路，所述第二输入耦合到所述感测引脚及所述电压输入引脚，且所述多路复用器将经由所述感测引脚耦合到所述感测电路。4.根据权利要求3所述的门驱动器，其中所述晶体管是第一晶体管，且所述感测电路包含：第一二极管，其具有第一阳极及第一阴极，所述第一阴极将耦合到所述感测引脚；第二二极管，其具有第二阳极及第二阴极，所述第二阴极将耦合到第二晶体管；电容器，其具有第一电容器端子及第二电容器端子，所述第一电容器端子耦合到所述第一阴极，所述第一电容器端子将耦合到所述感测引脚，所述第二电容器端子耦合到所述第一阳极；及电阻器，其具有第一电阻器端子及第二电阻器端子，所述第一电阻器端子耦合到所述第一阴极及所述第一电容器端子，所述第一电阻器端子将耦合到所述感测引脚，所述第二电阻器端子耦合到所述第二阳极。5.根据权利要求1所述的门驱动器，其进一步包含电压输入引脚及具有第一输入、第二输入及输出的比较器，所述第一输入耦合到所述电压输入引脚及所述晶体管，所述第二输入耦合到参考电压输入，且所述输出耦合到所述控制逻辑电路。6.根据权利要求1所述的门驱动器，其进一步包含电压输入引脚、感测引脚、及比较器，且其中所述晶体管是具有栅极及电流端子的N沟道金属氧化物半导体场效应晶体管MOSFET，所述栅极耦合到所述控制逻辑电路，所述电流端子耦合到所述电压输入引脚、所述感测引脚及所述比较器的输入。7.根据权利要求1所述的门驱动器，其中所述晶体管是第一晶体管，且所述门驱动器进一步包含第一引脚、第二引脚及第三引脚，所述第一到第三引脚耦合到所述驱动器控制逻辑电路，所述第一到第三引脚将耦合到第二晶体管。8.一种门驱动器，其包括：引脚；第一晶体管；
多路复用器；控制逻辑电路，其耦合到所述多路复用器及所述第一晶体管，所述控制逻辑电路经配置以关断所述第一晶体管以偏置经配置以耦合到所述多路复用器的减饱和电路的第一二极管，所述减饱和电路用于响应于所述第一二极管的所述偏置测量与第二晶体管相关联的第一电压；及模/数转换器ADC，其耦合到所述多路复用器，所述ADC用于将所述第一电压转换成数字输出，所述数字输出将由控制器经由所述引脚获得。9.根据权利要求8所述的门驱动器，其中所述控制逻辑电路响应于来自控制器的第一请求测量所述第一电压，且所述门驱动器进一步包含：驱动器控制逻辑电路，其将耦合到所述第二晶体管，所述第一请求将响应于所述驱动器控制逻辑电路接通所述第二晶体管而产生；且所述控制逻辑电路经配置以：响应于获得来自所述控制器的第二请求，关断所述第一晶体管以致使所述减饱和电路产生与所述第二晶体管相关联的第二电压，所述第二请求将响应于所述驱动器控制逻辑电路关断所述第二晶体管及负电流流过所述第二晶体管的体二极管而产生；及指示所述多路复用器将所述第二电压发送到所述ADC，所述ADC经由所述引脚将所述第二电压发送到所述控制器。10.根据权利要求8所述的门驱动器，其中所述控制逻辑电路响应于来自控制器的第一请求测量所述第一电压，且所述门驱动器进一步包含：驱动器控制逻辑电路，其将耦合到所述第二晶体管，所述第一请求将响应于所述驱动器控制逻辑电路接通所述第二晶体管而产生；且所述控制逻辑电路经配置以：响应于获得来自所述控制器的第二请求，关断所述第一晶体管以致使所述减饱和电路产生与所述第二晶体管相关联的第二电压，所述第二请求将响应于所述驱动器控制逻辑电路接通所述第二晶体管及负电流流过所述第二晶体管的体二极管而产生；及指示所述多路复用器将所述第二电压发送到所述ADC，所述ADC经由所述引脚将所述第二电压发送到所述控制器。11.根据权利要求8所述的门驱动器，其中所述第二晶体管是碳化硅SiC金属氧化物半导体场效应晶体管MOSFET，且所述门驱动器进一步包含经配置以控制所述SiCMOSFET的驱动器控制逻辑电路。12.一种系统，其包括：控制器；减饱和电路，其包含二极管；晶体管，其耦合到所述减饱和电路；及门驱动器，...

【专利技术属性】
技术研发人员：汪钢耀，拉贾尔什，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：