一种高速数字n/γ波形实时甄别的系统及方法技术方案

本发明专利技术属于核辐射探测技术领域，具体涉及一种高速数字n/γ波形实时甄别系统及方法。结合脉冲归一化后的面积值和后沿时间两部分参数特征，达到n/γ射线高速实时甄别目的。本发明专利技术克服了传统模拟波形甄别系统稳定性差，系统允许计数率测量范围受限的缺点，可以在更高的计数率环境下运行；本发明专利技术采用时间交替并行采样技术，克服了现有模数转换器件高速高精度的限制，大大提高了采样系统的速率和精度；本发明专利技术克服了数字离线波形甄别系统测量结果时效性差的缺点，能高速实时甄别；本发明专利技术提出的波形甄别系统体积紧凑，功耗低，便于携带可应用在野外工作。在野外工作。在野外工作。

A high speed digital n/ \u03b3 System and method of waveform real time discrimination

【技术实现步骤摘要】
一种高速数字n/
γ
波形实时甄别的系统及方法


[0001]本专利技术属于核辐射探测
，具体涉及一种高速数字n/γ波形实时甄别系统及方法。

技术介绍

[0002]在中子探测中，不可避免的会伴随γ射线干扰，并且应用于探测中子的大部分介质材料都对γ射线敏感，造成测量结果的准确性变差，因此有必要对n/γ射线进行甄别。中子和γ射线入射到闪烁体探测器中，光电倍增管阳极收集的电脉冲在形状方面会有差异。波形甄别主要依据脉冲形状的差异性来判别入射粒子的种类，目前在粒子探测、环境辐射检测、地质勘探和深空探测等领域应用广泛。
[0003]基于模拟电路技术的波形甄别方法，虽能在一定程度上实现粒子甄别效果，但由于模拟信号处理硬件系统规模复杂庞大，同时在信号处理速度、处理精度、系统抗计数过载和甄别算法灵活性等方面也存在不可避免的局限性，很难满足现今的测量需求。近年来随着数字信号处理技术和数字处理器件的蓬勃发展，为数字波形甄别奠定了牢靠的技术基础。高速ADC对脉冲全波形数字采样，然后采样量送入数字单元中处理，最后通过甄别算法获取测量结果。
[0004]目前数字波形甄别技术主要分为离线甄别和实时甄别两种，基于测量结果所要求的时效性方面考虑，波形的数字实时甄别方案更为理想。对闪烁体探测器输出的脉冲全波形数字采样；数据流送入FPGA后，设计相应算法完成数字脉冲的有效甄别；最后通过串口将测量结果实时发送到上位机中显示。数字波形实时甄别可以降低系统的死时间，使甄别算法设计更为灵活，在满足测量结果时效性的基础上，允许系统运行在更高的计数率环境中。

技术实现思路

[0005]针对以上不足，本专利技术的主要目的是目前n/γ甄别应用在高计数率环境下，实时甄别效果不理想的现状，提供一种高速数字n/γ波形实时甄别系统及方法，结合脉冲归一化后的面积值和后沿时间两部分参数特征，达到n/γ射线高速实时甄别目的。
[0006]本专利技术的技术方案如下：
[0007]一种高速数字n/γ波形实时甄别的系统包括BC501A型液体闪烁体探测器，双通道高速AD并行交替采样电路、FPGA处理单元和上位机；
[0008]BC501A型液体闪烁体探测器将信号分两路传送给两个14位、500mps的AD9684芯片，芯片将数据进行初步处理再将处理好的数据汇总传送给FPGA处理单元，FPGA处理单元进一步处理信号，再将最后处理结果传送给上位机；
[0009]两片采样位数为14位，采样速率为500MSps的AD9684芯片组成的高速并行交替采样AD电路、xc7a100tfgg4842l芯片组成的FPGA数字处理单元和RS232串口数据发送电路组成；
[0010]探测器模块输出的电脉冲经过放大和单端转LVDS差分类型等信号调理后，送入高
速AD电路中进行全波形数字采样；
[0011]在FPGA中将两通道采样位数为14位，采样速率为500MSPS的数字信号整合成单通道14位，1GSps的数据流，利用算法对信号进行处理和甄别；最后将相关的甄别参数和粒子测量参数通过串口发送到上位机中，显示甄别参数二维分布及相应的中子和γ谱。
[0012]波形实时甄别的具体步骤如下；
[0013]1)n/γ射线入射到BC501A型液体闪烁体探测器中，光电倍增管阳极收集电脉冲信号；
[0014]2)模拟脉冲信号经过简单调理后，连接双通道AD采样电路交替并行高速采样，全波形量化为数字信号；
[0015]3)两通道并行采样数据流送入FPGA，在FPGA中首先将该两通道信号拼接整合成单通道双倍采样速率的数据流；然后对数据流进行数字滤波平滑、阈值判别、基线估计与恢复、堆积判别等处理；最后提取脉冲归一化后的面积值和后沿时间两部分甄别参数；结合该两部分甄别参数特征，与设定的阈值参数综合比较，最终确定粒子类型；
[0016]4)根据通讯协议内容对测量数据进行打包，送入RS232串口发送模块；5)上位机接收有效测量数据后，显示甄别参数的二维分布及相应的中子和γ谱分布；
[0017]上述步骤5)的具体步骤如下：5.1)上位机接收串口发送过来的数据包，根据通讯协议对数据包进行解析；5.2)对数据包中的数据做CRC验证校验，校验结果与包尾的校验值比较，判断数据的准确性；5.3)对有效数据包中的测量数据显示，显示甄别参数的二维分布结果及相应的中子和γ谱分布。
[0018]上述步骤2)的具体步骤如下：2.1)对光电倍增管阳极输出的模拟信号进行放大和单端信号转LVDS差分信号调理；2.2)调理后的模拟信号接入高速AD采样电路完成全波形数字采样；为实现1GSps、14位采样精度、模拟带宽达到2GHz的系统采样指标，选用了两片采样精度为14位，采样速率为500MSps的AD9684芯片完成双通道交替并行采样系统设计；2.3)基于时间交替并行采样技术原理，由FPGA配置ADC采样时钟和片选等信号输入完成相关采样过程。
[0019]上述步骤3)的具体步骤如下：3.1)在FPGA中逐点将两通道数据拼接整合成单通道采样位数为14位，采样速率为1GSps的数字数据流；3.2)根据数字信号的频谱特征，选用合适滤波算法降噪处理；3.3)逐点对采样量进行阈值比较，若采样量连续多次大于所设定的阈值，则认为检测到一个有效核脉冲，该时刻为核脉冲到来的起始时刻；若在脉冲的后沿时刻，采样量连续多次小于所设定的阈值，则认为该脉冲结束；从脉冲开始时刻到脉冲结束时刻持续的时间段为一个有效核脉冲区间；3.4)在无效核脉冲范围内，根据基线估计算法计算选取的64个采样量的平均值，该数值结果作为即将到来相邻脉冲的基线值，最终基线恢复的结果为原始采样量减去基线估计值；3.5)对数字信号进行堆积识别，如果脉冲发生堆积则予以排除，后续再做计数率校正工作；3.6)对没有发生堆积的脉冲进行参数提取，获取脉冲归一化后的面积值和后沿时间两部分甄别参数；3.7)将脉冲归一化后的面积值与后沿时间分别与设定的阈值综合比较，最终确定入射粒子的类型。
[0020]上述步骤4)的具体步骤如下：4.1)设计串口通讯协议，对测量结果进行打包，数据包添加包头识别码和将测量数据作CRC-16校验结果添加为包尾；4.2)数据包通过RS232发送到上位机。
[0021]所述步骤4)数据整合基于时间交替并行采样技术原理，将两通道14位、500MSps的采样量逐点内插，整合成单通道14位、1GSps的数字信号流，从而提高采样系统精度和速率；
[0022]滤波平滑采用多点滤波平滑方法对信号进行降噪处理，从而减小噪声对测量结果的影响；
[0023]阈值判别逐点对采样量阈值比较，若采样量数值连续多次大于设定的阈值，则认为检测到一个有效的核脉冲，该时刻为核脉冲起始时刻；若在脉冲的后沿时刻，采样数值连续多次小于设定的阈值，则认为核脉冲结束，该时刻为核脉冲结束时刻，从脉冲开始时刻到脉冲结束时刻范围内为一个有效的核脉冲区间。
[0024]所述步骤4)基线估计数字基线估计的方法是在没有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速数字n/γ波形实时甄别的系统包括BC501A型液体闪烁体探测器，双通道高速AD并行交替采样电路、FPGA处理单元和上位机；其特征在于：BC501A型液体闪烁体探测器将信号分两路传送给两个14位、500mps的AD9684芯片，芯片将数据进行初步处理再将处理好的数据汇总传送给FPGA处理单元，FPGA处理单元进一步处理信号，再将最后处理结果传送给上位机；两片采样位数为14位，采样速率为500MSps的AD9684芯片组成的高速并行交替采样AD电路、xc7a100tfgg4842l芯片组成的FPGA数字处理单元和RS232串口数据发送电路组成；探测器模块输出的电脉冲经过放大和单端转LVDS差分类型等信号调理后，送入高速AD电路中进行全波形数字采样；在FPGA中将两通道采样位数为14位，采样速率为500MSPS的数字信号整合成单通道14位，1GSps的数据流，利用算法对信号进行处理和甄别；最后将相关的甄别参数和粒子测量参数通过串口发送到上位机中，显示甄别参数二维分布及相应的中子和γ谱。2.一种高速数字n/γ波形实时甄别方法，其特征在于：波形实时甄别的具体步骤如下；1)n/γ射线入射到BC501A型液体闪烁体探测器中，光电倍增管阳极收集电脉冲信号；2)模拟脉冲信号经过简单调理后，连接双通道AD采样电路交替并行高速采样，全波形量化为数字信号；3)两通道并行采样数据流送入FPGA，在FPGA中首先将该两通道信号拼接整合成单通道双倍采样速率的数据流；然后对数据流进行数字滤波平滑、阈值判别、基线估计与恢复、堆积判别等处理；最后提取脉冲归一化后的面积值和后沿时间两部分甄别参数；结合该两部分甄别参数特征，与设定的阈值参数综合比较，最终确定粒子类型；4)根据通讯协议内容对测量数据进行打包，送入RS232串口发送模块；5)上位机接收有效测量数据后，显示甄别参数的二维分布及相应的中子和γ谱分布；上述步骤5)的具体步骤如下：5.1)上位机接收串口发送过来的数据包，根据通讯协议对数据包进行解析；5.2)对数据包中的数据做CRC验证校验，校验结果与包尾的校验值比较，判断数据的准确性；5.3)对有效数据包中的测量数据显示，显示甄别参数的二维分布结果及相应的中子和γ谱分布。3.如权利要求2所述的一种高速数字n/γ波形实时甄别方法，其特征在于：上述步骤2)的具体步骤如下：2.1)对光电倍增管阳极输出的模拟信号进行放大和单端信号转LVDS差分信号调理；2.2)调理后的模拟信号接入高速AD采样电路完成全波形数字采样；为实现1GSps、14位采样精度、模拟带宽达到2GHz的系统采样指标，选用了两片采样精度为14位，采样速率为500MSps的AD9684芯片完成双通道交替并行采样系统设计；2.3)基于时间交替并行采样技术原理，由FPGA配置ADC采样时钟和片选等信号输入完成相关采样过程。4.如权利要求2所述的一种高速数字n/γ波形实时甄别方法，其特征在于：上述步骤3)的具体步骤如下：3.1)在FPGA中逐点将两通道数据拼接整合成单通道采样位数为14位，采样速率为1GSps的数字数据流；3.2)根据数字信号的频谱特征，选用合适滤波算法降噪处理；3.3)逐点对采样量进行阈值比较，若采样量连续多次大于所设定的阈值，则认为检测到一个有效核脉冲，该时刻为核脉冲到来的起始时刻；若在脉冲的后沿时刻，采样量连续多次小于所设定的阈值，则认为该脉冲结束；从脉冲开始时刻到脉冲结束时刻持续的时间段为一个有效核脉冲区间；3.4)在无效核脉冲范围内，根据基线估...

【专利技术属性】
技术研发人员：黄强，谢学涛，何大志，吴垠鹏，刘福至，李忠，张志雄，张东，
申请(专利权)人：中核控制系统工程有限公司，
类型：发明
国别省市：