移位寄存器单元及其驱动方法、栅极驱动电路、显示装置制造方法及图纸

本公开提供了一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，属于显示技术领域。该移位寄存器单元中，输入电路仅需在开启控制端和第一时钟端的控制下，即可将第一电源信号可靠传输至上拉节点，以为上拉节点充电。下拉控制电路仅需在第一时钟端和第二时钟端的控制下，即能够可靠控制下拉节点的电位。如此可知，相对于相关技术，本公开提供的移位寄存器单元包括的各电路仅需在较少数量的控制端的控制下即可正常工作，相应的，各电路的结构可以较为简单，有利于显示装置的窄边框设计。

【技术实现步骤摘要】
移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
本公开涉及显示
，特别涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。
技术介绍
移位寄存器通常包括多个级联的移位寄存器单元，每个移位寄存器单元与一行像素电路中的各发光控制端耦接，用于为发光控制端提供发光控制信号。像素电路能够在该发光控制信号的控制下，驱动所耦接的发光元件发光。相关技术中，每个移位寄存器单元一般包括：输入电路、输出电路、下拉控制电路和下拉电路。输入电路用于在至少两个时钟端和一个电源端的控制下，为上拉节点充电。输出电路用于在该上拉节点的控制下，通过输出端向像素电路输出发光控制信号。下拉控制电路用于在开启控制端、至少两个时钟端以及至少两个电源端的控制下，控制下拉节点的电位。下拉电路用于在该下拉节点的控制下，对上拉节点和输出端进行下拉降噪。但是，因相关技术中移位寄存器单元包括的各电路中，部分电路需在较多数量的控制端的控制下才能正常工作，导致部分电路的结构较为复杂，不利于显示装置的窄边框设计。
技术实现思路
本公开实施例提供了一种移本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入电路、下拉控制电路、下拉电路和输出电路；/n所述输入电路分别与第一电源端、第一时钟端、参考节点和上拉节点耦接，所述输入电路用于接收开启控制端提供的开启控制信号，响应于所述开启控制信号控制所述第一电源端与所述参考节点的通断，以及用于响应于所述第一时钟端提供的第一时钟信号，控制所述参考节点与所述上拉节点的通断；/n所述下拉控制电路分别与所述开启控制端、所述第一时钟端、所述参考节点、第二时钟端、第二电源端和下拉节点耦接，所述下拉控制电路用于响应于所述第二时钟端提供的第二时钟信号，控制所述开启控制端与所述下拉节点的通断，以及响应于所述参考...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入电路、下拉控制电路、下拉电路和输出电路；
所述输入电路分别与第一电源端、第一时钟端、参考节点和上拉节点耦接，所述输入电路用于接收开启控制端提供的开启控制信号，响应于所述开启控制信号控制所述第一电源端与所述参考节点的通断，以及用于响应于所述第一时钟端提供的第一时钟信号，控制所述参考节点与所述上拉节点的通断；
所述下拉控制电路分别与所述开启控制端、所述第一时钟端、所述参考节点、第二时钟端、第二电源端和下拉节点耦接，所述下拉控制电路用于响应于所述第二时钟端提供的第二时钟信号，控制所述开启控制端与所述下拉节点的通断，以及响应于所述参考节点的电位和所述第一时钟信号，控制所述第二电源端与所述下拉节点的通断；
所述下拉电路分别与所述下拉节点、所述第一电源端、所述第二电源端、所述参考节点、所述上拉节点和所述输出端耦接，所述下拉电路用于响应于所述下拉节点的电位，控制所述第二电源端与所述参考节点和所述上拉节点的通断，以及控制所述第一电源端与所述输出端的通断；
所述输出电路分别与所述上拉节点、所述第二电源端和所述输出端耦接，所述输出电路用于响应于所述上拉节点的电位，控制所述第二电源端与所述输出端的通断。


2.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制电路包括：第一控制子电路和第二控制子电路；
所述第一控制子电路分别与所述开启控制端、所述第二时钟端和所述下拉节点耦接；所述第一控制子电路用于响应于所述第二时钟信号，控制所述开启控制端与所述下拉节点的通断；
所述第二控制子电路分别与所述参考节点、所述第二电源端、所述第一时钟端和所述下拉节点耦接；所述第二控制子电路用于响应于所述参考节点的电位和所述第一时钟信号，控制所述第二电源端与所述下拉节点的通断。


3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一控制子电路还与所述第一时钟端耦接，所述第一控制子电路还用于基于所述第一时钟信号，调节所述下拉节点的电位；
所述第一控制子电路包括：第一下拉控制晶体管和第一电容；所述第二控制子电路包括：第二下拉控制晶体管和第三下拉控制晶体管；
所述第一下拉控制晶体管的栅极与所述第二时钟端耦接，所述第一下拉控制晶体管的第一极与所述开启控制端耦接，所述第一下拉控制晶体管的第二极与所述下拉节点耦接；
所述第一电容的第一端与所述第一时钟端耦接，所述第一电容的第二端与所述下拉节点耦接；
所述第二下拉控制晶体管的栅极与所述参考节点耦接，所述第二下拉控制晶体管的第一极与所述第二电源端耦接，所述第二下拉控制晶体管的第二极与所述第三下拉控制晶体管的第一极耦接；
所述第三下拉控制晶体管的栅极与所述第一时钟端耦接，所述第三下拉控制晶体管的第二极与所述下拉节点耦接。


4.根据权利要求2所述的移位寄存器单元，其特征在于，所述下拉节点包括：第一下拉节点和第二下拉节点；所述下拉控制电路还包括：第三控制子电路；
所述第三控制子电路分别与目标电源端、所述第一下拉节点和所述第二下拉节点耦接，所述第三控制子电路用于响应于所述目标电源端提供的目标电源信号，控制所述第一下拉节点与所述第二下拉节点的通断，所述目标电源端为所述第一电源端或所述第二电源端；
所述第一控制子电路和所述第二控制子电路均与所述第一下拉节点耦接，所述第一控制子电路用于响应于所述第二时钟信号，控制所述开启控制端与所述第一下拉节点的通断，所述第二控制子电路用于响应于所述参考节点的电位和所述第一时钟信号，控制所述第二电源端与所述第一下拉节点的通断；
所述下拉电路与所述第二下拉节点耦接，所述下拉电路用于响应于所述第二下拉节点的电位，控制所述第二电源端与所述参考节点和所述上拉节点的通断，以及控制所述第一电源端与所述输出端的通断。


5.根据权利要求4所述的移位寄存器单元，其特征在于，所述第三控制子电路包括：第四下拉控制晶体管；
所述第四下拉控制晶体管的栅极与所述目标电源端耦接，所述第四下拉控制晶体管的第一极与所述第一下拉节点耦接，所述第四下拉控制晶体管的第二极与所述第二下拉节点耦接；
其中，若所述第四下拉控制晶体管为N型晶体管，则所述目标电源端为所述第二电源端，若所述第四下拉控制晶体管为P型晶体管，则所述目标电源端为所述第一电源端。


6.根据权利要求4所述的移位寄存器单元，其特征在于，所述第二下拉节点包括：第一子节点和第二子节点；所述第二控制子电路包括：第一控制单元和第二控制单元；
所述第一控制单元分别与所述参考节点、所述第二电源端和所述第一子节点耦接，所述第一控制单元用于响应于所述参考节点的电位，控制所述第二电源端与所述第一子节点的通断；
所述第二控制单元分别与所述第一时钟端、所述第一子节点和所述第一下拉节点耦接，所述第二控制单元用于响应于所述第一时钟信号，控制所述第一子节点与所述第一下拉节点的通断；
所述第三控制子电路与所述第二子节点耦接，所述第三控制子电路用于响应于所述目标电源信号，控制所述第一下拉节点与所述第二子节点的通断；
所述下拉电路分别与所述第一子节点和所述第二子节点耦接，所述下拉电路用于响应于所述第一子节点的电位，控制所述第二电源端与所述参考节点和所述上拉节点的通断，以及响应于所述第二子节点的电位，控制所述第一电源端与所述输出端的通断；
其中，所述第一控制单元为所述第二控制子电路包括的第二...

【专利技术属性】
技术研发人员：杨波，石领，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京;11