页表映射机制制造技术

公开了一种用于促进页转换的设备。所述设备包括：帧缓冲器，其用于多个数据页；多个显示页表，其用于将虚拟地址到物理地址转换存储到所述帧缓冲器中的所述数据页；以及页表，其具有多个页表条目（PTE），其中每个PTE映射到所述多个显示页表中的一个显示页表。多个显示页表中的一个显示页表。多个显示页表中的一个显示页表。

【技术实现步骤摘要】
页表映射机制

技术介绍

[0001]图形处理单元（GPU）通常实现页表，所述页表包含用在将逻辑图形存储器地址映射到物理存储器地址的页转换条目（PTE）的阵列。页表通常创建单个的、系统范围为4千兆字节（GB）的虚拟地址空间，以提供对用于集成或分立硬件的系统或本地存储器的分散-集中访问（scatter-gathered access）。页表常常被实现为单级、物理连续的表，以避免多级表的时延，以及避免从虚拟机监测器或操作系统分配物理连续页的需求。
[0002]然而，页表的4GB限制是不利的，因为与用于窗口合成的显示硬件的增加使用相组合的高显示分辨率已产生对显示存储器寻址能力的指数性需求。此外，操作系统和应用受已安装的存储器的约束，因此不期望对可显示分配的固定限制。增加页表的大小不是可缩放的解决方案，并且将影响当前的显示硬件实现。
附图说明
[0003]以便能够详细理解本专利技术的上述特征，可以参考实施例对以上简要概述的本专利技术进行更特定描述，所述实施例中的一些实施例在附图中示出。然而，要注意，附图仅图示本专利技术的典型实施例，且因此不应被认为是本专利技术范围的限制，因为本专利技术可允许其它相等效果的实施例。
[0004]图1是根据实施例的处理系统的框图；图2A-2D图示了由本文中描述的实施例提供的计算系统和图形处理器；图3A-3C图示了由实施例提供的另外图形处理器和计算加速器架构的框图；图4是根据一些实施例的图形处理器的图形处理引擎的框图；图5A-5B图示了根据实施例的包括在图形处理器核中采用的处理元件阵列的线程执行逻辑500；图6图示了根据实施例的另外执行单元600；图7是图示根据一些实施例的图形处理器指令格式的框图；图8是根据另一实施例的图形处理器的框图；图9A&9B图示了根据一些实施例的图形处理器命令格式和命令序列；图10图示了根据一些实施例的数据处理系统的示例性图形软件架构；图11A-11D图示了根据实施例的集成电路封装组装件；图12是图示根据实施例的示例性芯片集成电路上系统的框图；图13A&13B是图示另外示例性图形处理器的框图；图14图示了采用页表映射机制的计算装置的一个实施例；图15图示了常规帧缓冲器映射；图16图示了图形处理单元的一个实施例；图17图示了用于执行帧缓冲器映射的机制的一个实施例；图18A图示了用于执行帧缓冲器映射的机制的另一实施例；图18B图示了帧缓冲器的一个实施例；以及
图19是图示用于经由帧缓冲器映射执行虚拟地址到物理地址转换的过程的一个实施例的流程图。
具体实施方式
[0005]在以下描述中，阐述了众多具体细节以提供对本专利技术的更透彻理解。然而，本领域技术人员将明白，可以在没有这些具体细节中的一个或多个的情况下实践本专利技术。在其它实例中，为了避免使本专利技术不清楚，没有描述公知的特征。
[0006]在实施例中，实现页映射机制以执行页表到帧缓冲器映射，以便提供两级页表漫游（two-level page-table walk），其中每个页表条目映射到显示页表（DPT）页，并且DPT的第二级漫游指向物理帧缓冲器页。
[0007]系统概述图1是根据实施例的处理系统100的框图。系统100可以用于单处理器台式电脑系统、多处理器工作站系统或具有大量处理器102或处理器核107的服务器系统中。在一个实施例中，系统100是并入片上系统（SoC）集成电路内的处理平台，所述片上系统（SoC）集成电路供在移动、手持式或嵌入式装置中（诸如在带有到局域网或广域网的有线或无线连接性的物联网（IoT）装置内）使用。
[0008]在一个实施例中，系统100能够包括以下各项、与以下各项耦合或者被集成在以下各项内：基于服务器的游戏平台；游戏控制台，包括游戏和媒体控制台；移动游戏控制台、手持式游戏控制台或在线游戏控制台。在一些实施例中，系统100是以下各项的一部分：移动电话、智能电话、平板计算装置或移动互联网连接的装置，诸如带有低内部存储容量的膝上型电脑。处理系统100还能够包括以下各项、与以下各项耦合或者被集成在以下各项内：可穿戴装置，诸如智能手表可穿戴装置；智能眼镜或服装，其用增强现实（AR）或虚拟现实（VR）特征来被增强以提供视觉、音频或触觉输出以补充现实世界视觉、音频或触觉体验或者以其它方式提供文本、音频、图形、视频、全息图像或视频、或者触觉反馈；其它增强现实（AR）装置；或者其它虚拟现实（VR）装置。在一些实施例中，处理系统100包括电视或机顶盒装置，或者是电视或机顶盒装置的一部分。在一个实施例中，系统100能够包括以下各项、与以下各项耦合或者被集成在以下各项内：自动驾驶交通工具，诸如公共汽车、牵引车拖车、汽车、摩托车或电动自行车、飞机或滑翔机（或其任何组合）。自动驾驶交通工具可以使用系统100来处理在交通工具周围感测到的环境。
[0009]在一些实施例中，一个或多个处理器102各自包括一个或多个处理器核107以处理指令，所述指令在被执行时，执行用于系统或用户软件的操作。在一些实施例中，一个或多个处理器核107中的至少一个处理器核被配置成处理特定指令集109。在一些实施例中，指令集109可以促进复杂指令集计算（CISC）、精简指令集计算（RISC）或经由超长指令字（VLIW）的计算。一个或多个处理器核107可以处理不同指令集109，所述指令集109可以包括用来促进对其它指令集的仿真的指令。处理器核107还可以包括其它处理装置，诸如数字信号处理器（DSP）。
[0010]在一些实施例中，处理器102包括高速缓冲存储器104。取决于架构，处理器102能够具有单个内部高速缓存或多个级别的内部高速缓存。在一些实施例中，在处理器102的各种组件之间共享高速缓冲存储器。在一些实施例中，处理器102还使用外部高速缓存（例如，
3级（L3）高速缓存或末级高速缓存（LLC））（未示出），其可以在使用已知高速缓存一致性技术的处理器核107之间被共享。寄存器堆106能够另外被包括在处理器102中，并且可以包括用于存储不同类型的数据的不同类型的寄存器（例如，整数寄存器、浮点寄存器、状态寄存器和指令指针寄存器）。一些寄存器可以是通用寄存器，而其它寄存器可以特定于处理器102的设计。
[0011]在一些实施例中，一个或多个处理器102与一个或多个接口总线110耦合，以在处理器102与在系统100中的其它组件之间传送通信信号，诸如地址、数据或控制信号。接口总线110在一个实施例中能够是处理器总线，诸如某一版本的直接媒体接口（DMI）总线。然而，处理器总线不限于DMI总线，并且可以包括一个或多个外设组件互连总线（例如，PCI、PCI express）、存储器总线或其它类型的接口总线。在一个实施例中，（一个或多个）处理器102包括集成存储器控制器116和平台控制器集线器130。存储器控制器116促进在存储器装置与系统100的其它组件之间的通信，而平台控制器集线器（PCH）130经由本地I/O总线提供到I/O装置的连接。
[0012]存储器装置120能够是动态随机存取存储器（DR本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于促进页转换的设备，包括：帧缓冲器，所述帧缓冲器用于多个数据页；多个显示页表，所述多个显示页表用于将虚拟地址到物理地址转换存储到所述帧缓冲器中的所述数据页；以及页表，所述页表具有多个页表条目（PTE），其中，每个PTE映射到所述多个显示页表中的一个显示页表。2.根据权利要求1所述的设备，其中，每个PTE包括到显示页表的指针。3.根据权利要求2所述的设备，其中，所述指针包括存储在所述显示页表中的虚拟地址的分量。4.根据权利要求3所述的设备，其中，每个PTE与帧缓冲器映射的经定义范围相关联。5.根据权利要求1所述的设备，进一步包括转换后备缓冲器（TLB），所述转换后备缓冲器包括用于存储所述虚拟到物理存储器地址转换的多个条目。6.根据权利要求5所述的设备，进一步包括映射硬件，所述映射硬件用于接收对地址的页转换请求。7.根据权利要求6所述的设备，其中，所述映射硬件在接收到所述页转换请求时执行搜索所述TLB以寻找转换。8.根据权利要求7所述的设备，其中，所述映射硬件在确定所述TLB不包括所述转换时，在所述页表内搜索所述PTE，以找到与所述多个显示页表中的第一显示页表相关联的地址。9.根据权利要求8所述的设备，其中，所述映射硬件访问所述第一显示页表以获取所述转换。10.一种用于促进页转换的方法，包括：接收对虚拟地址的页转换请求；搜索第一页表以检索与多个显示页表中的第一显示页表相关联的地址；基于所检索的地址搜索所述第一显示页表以寻找物理页转换；以及从所述第一显示页表返回物理地址。11.根据权利要求10所述的方法，进一步包括在搜索所述第一页表之前搜索转换后备缓冲器（TLB）以寻找所述物...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：